[参考译文] DRV8353F：严重的换向混淆

尊敬的 Kelvin：

您要如何测量信号？

您能否测量 GHx 至 SHx、SHx 至 GND、GLx 至 GND、并发布 GHx 至 SHx、以及输入信号？

此致、

Yara

嘿、Yara、下面是一些示波器迹线：

GLA 和 SHA 以(wrt) GND 为基准：
https://cornell.box.com/s/b7a81b1lzm7g37uzofqkf3n64uh0f9jp

换向时 GHA wrt SHA：
https://cornell.box.com/s/tc46ecmxx98r1avewnrme76njjdlukon

在反电动势相位开始时 GHA wrt SHA：
https://cornell.box.com/s/h1iwl6knhkc3x0tjqmk5eajggltv3pls

反电动势阶段中间的 GHA wrt SHA：
https://cornell.box.com/s/5vctp1sf3opdkgxu7rcz1ikdrv5jwwkr

GLB 和 SHB wrt 至 GND：
https://cornell.box.com/s/k33zt2mpzhf9wzv7dfumq821peao4wq7

GLB 和 GHB wrt 至 GND：
https://cornell.box.com/s/5zux34h9z0npya24umioovqil97se41t

我意识到我真的很愚蠢、当时我正在查看电机的反电动势。 但是、为什么我的换向的另一侧没有反 EMF 呢？ 它只是零。 我觉得这很奇怪。 这是 GLA 和 GHA 在几个电气时期的图片。
https://cornell.box.com/s/rj5bflcxv6b80fk2w68c1codtc7m7p2m

您可以看到、GHA 通过栅极驱动器的内部二极管在其中一个反电动势相位上拉至 SHA、但这在两个 PWM 相位之后的相位上不会发生。 顺便说一下、我使用"相位"一词来描述 BLDC 电机根据霍尔序列执行的六个换向步骤之一。 如果我使用了错误的单词、请告诉我。  

好的、您能告诉我、为什么我在 PWM 相位后没有看到任何反向吗？

谢谢、  
开尔文。

PS、我有一个关于我对 GLB 和 SHB wrt to GND 的图片的问题(https://cornell.box.com/s/rj5bflcxv6b80fk2w68c1codtc7m7p2m)。 为什么 SHB 会在 GLB 的电压升高之前下降？ GLB 为什么会下降？ 如果 GLB 还没有增加、什么会降低 SHB？ 我对这一点有点困惑、但我认为这是因为我的 FET 具有大 Crss (760 pF)、很大的电流流经 CGD。 比栅极驱动器的高侧 FET 所能提供的更多、因此我会让电流流经栅极驱动器的低侧体二极管、并让电流流经 Cgs。 我肯定会错的。 查看我在"了解智能栅极驱动"中的图片、获取更好的解释：
https://cornell.box.com/s/z65o4r4hc0dozmr7fbiehx14a61ph96c

感谢您提供任何意见！

尊敬的 Kelvin：

感谢波形！ 我认为我可能缺少跟踪标签、但我认为它仍然能让我更好地了解可能发生的情况。

所用的 MOSFET 是什么？ 您是否有数据表？ 以及您使用的 IDRIVE 设置是什么？

我在您提供的波形中看到的几个实例可能表明、对于您选择的 IDRIVE 设置、MOSFET 的 Qgd 可能太小

在一些波形上看起来、每当栅极开关时就会出现振铃、这种振铃会耦合到另一侧(高侧的振铃会耦合到低侧、反之亦然)

如果您具有相应的通道、那么在一个示波器上查看一个相位的输出将会很有帮助？ 下面是一个示例：

无需电流输出、仅限 GHA-SHA、SHA 至 GND 和 GLA 至 GND (如果您只有两个探针在一个波形上测量 SHA 至 GND 和 GLA 至 GND、在另一个波形上测量 GHA-SHA 和 GLA 至 GND)。 尝试获取此部分的放大照片：

此致、

Yara

尊敬的 Kelvin：

我还忘了问你是否可以直接上传这里的图像,而不是链接它们? TI 网络限制有时会干扰我访问这些链接。

此致、

Yara

嗨、Yara、当然、我现在将直接放入文件。  

我使用 IRFS7530-7PPbF MOSFET。 这是数据表：
e2e.ti.com/.../Infineon_2D00_IRFS7530_2D00_7P_2D00_DataSheet_2D00_v01_5F00_01_2D00_EN.pdf
我在这张图片中使用50/IDRIVE、因为当我具有更高的100 mA 值时、栅极驱动器会通过硬短接 GLx 至 GND 和软短接1k Ω VGLS 至 GLx 不断断开。 连接到电路板的电机在这些示波器迹线中的拉取电流为0.6-1.0A、但我会尝试提高。  

我的 Qgd 为73nC、与我在 TI 看到的类似尺寸的 FET (如 TI 参考设计中的 CSD19536KTT (https://www.ti.com/tool/TIDA-010056))相比、要大得多。  

对于示波器布线、我断开了电机控制器的连接、因为我将 IDRIVE 300 mA 从100/GLB 设置为150/GLB 、而且200 mA 立即短接、因此在焊接新的时候请耐心等待。

尊敬的 Kelvin：

这很有趣、通常情况下、振铃比在这些示波器屏幕截图中看到的更频繁、因为 Qgd 太小、IDRIVE 设置太高。 MOSFET 的 Qgd 相当大、我希望您能够使用从200mA 到700mA 的任何位置(如果布局良好)

能否提供输出引脚和布线周围布局的屏幕截图？ 迹线宽度的影响和测量结果？ 请随时将您的原理图也以 pdf 格式发布、以供审阅。

此致、

Yara

嘿、Yara、我这里的布线电感真的很差、因为我将接地层分成了电源接地和信号接地(可怕的想法、互联网对我撒谎)。 下面是我的电路板：

下面是顶层：

这个接地层映射了低侧栅极驱动电路的接地回路：

这是电源平面、应是48V。

因此、我重新设计了电路板、使其形成一个实心接地层、同时增加了密度：

密度的增加应该会对布线电感有所帮助、但我认为与去掉接地分离相比、它的影响很小(再说一次、这是一个糟糕的想法)

在这两种情况下、我的栅极驱动迹线都是30密耳。 V0.5 (第二个没有很大返回路径的更好版本)尚未出现、但我有一些非常好的证据表明、上面示波器布线的后半部分没有反电势是因为栅极驱动布线之间存在互感、导致低侧 FET 在应处于高阻抗换向阶跃时导通。 当它应该为 Hi-Z 时、这会将 SHB 线路拉低。 我非常确定这一点、因为 Q5 (低侧 B 相 FET)变得非常热(80C)、即使在低 电机电流(1A)的情况下、我也可以看到 Q5栅极和 SHA 之间的电压耦合(因此可能是电容耦合、但我非常确定它是电感的)、当我添加栅极电阻器时、Q5不再变热。 我知道这并不是非常清楚、所以我将根据数据和图片进行后续发布并进行更好的说明、但低侧功率 MOSFET 的 DRV8353栅极驱动输出内部的低侧 FET 在我能够获取数据之前短接至地。

如果您能审阅我的原理图、就会非常感谢您对原理图 的任何评论、因为我是在大学汽车团队工作、E2E 论坛对于包括本科生在内的所有团队成员都非常有用、可以学习如何处理电气系统调试。

e2e.ti.com/.../v0.5-Schematic.pdf

另一件事、仅供参考、我上周进行了另一项修订、在 DRV8353的输出端增加了外部栅极驱动器(UCC27301A)。 外部驱动器为4.5A 拉电流和3.7A 灌电流、应该不会通过栅极驱动输出至 GND 的硬短路持续断开。 因为电路板可能比较酷、所以我将更新结果。 这是它的原理图。  

e2e.ti.com/.../v0.6-Schematic.pdf

对这方面的主要更改是栅极驱动器、我必须将 SHx 引脚短接至地、这样它们就不会被引导至 VDrain、因为 DRV8353栅极驱动输出现在是外部栅极驱动器的输入。

尊敬的 Kelvin：

请给我几天时间来了解一下布局和原理图、感谢您提供的所有信息！

此致、

Yara

非常感谢 Yara

尊敬的 Kelvin：

您的第二个布局无疑朝着正确的方向发展、我很想在您测试后看到结果！

我想提几件事：

1.

Unknown 说：

我把接地平面分成电源接地和信号接地(可怕的想法、互联网欺骗了我)。 [报价]

互联网可能有一些真相背后它告诉你。

PGND 和 AGND 之间是否具有网带？ 这允许有意地接地、并有助于避免意外的环路。

我们有一些非常好的布局设计资源：  

https://www.ti.com/lit/an/slva959b/slva959b.pdf?ts = 1710808643945&ref_url=https%253A%252F%252Fwww.google.com%252F (阅读接地优化部分)

https://www.ti.com/lit/an/slvaf66/slvaf66.pdf

我意识到您只是重新设计了布局、但如果您决定再次重新设计、这些仍然是很好的参考。

2.

尝试使功率级对称。 一个不错的参考资源是我们的一些栅极驱动器 EVM、您可以在 EVM 网页上访问设计文件

https://www.ti.com/tool/DRV8353RH-EVM

此外、我还看到过孔没有位于 MOSFET 下方、这可能是 MOSFET 升温的原因：

DRV8353 EVM MOSFET 过孔的放置方式如下：

MOSFET 还具有多层、以帮助散热。

3.

我对您的  UCC27301A 应用有点困惑。 我以前没有看过这个设计、DRV8353是一 种栅极驱动器、UCC27301A 也是一种栅极驱动器(不太熟悉该器件、它不被认为是 BLDC、因此我的团队不管理这个)、所以看起来您在使用我们的栅极驱动器来驱动另一个栅极驱动器？

另外、在您的原理图中、"MODE"电阻器标记为"不焊接"、这是指它连接到 GND 还是保持悬空？

我看到您也有多个 LDO 电路？ 为什么不只将 DVDD 用作5V LDO？

 

总之、如果要处理 MOSFET 过热问题、您应该考虑在 MOSFET 下添加过孔和更多的多边形覆铜层。 请充分利用我链接的应用手册和 EVM 设计文件。

此致、

Yara

感谢您发送编修。 我真的很感激。 需要澄清的几个问题：

接地分区：

我实际上已经阅读过这两项内容几次。 他们非常乐于助人。 但问题是、我将信号接地和电源接地进行了物理分离、并在一个点上连接它们、从而在接地回路中形成一个大环路。 在应用手册"电机驱动器电路板布局布线的最佳实践(修订版 B)" 第1.1节>分区中、可以看到"这种分离不是数字和模拟接地的物理分区"、这正是我所做的。 因此、为了确认、对于电机控制器设计、对接地平面进行分区根本不意味着对接地平面进行物理划分、对吗？

MOSFET 下的过孔：

这是否会从焊盘中吸走焊料、从而导致封装上的漏极焊盘和 PCB 上的焊盘之间产生不良粘合剂？

UCC27301A：

是的、这是一个半桥栅极驱动器。 我将 DRV8353用作逻辑芯片、而不是实际的栅极驱动器。 所以我主要是将其用于 HALLx 和1xPWM 查找表。 但是、它肯定是使用栅极驱动器向另一个栅极驱动器发送信号。  

我使用了多个 LDO 电路、因为 DVDD 只有一个10mA 最大输出电流、我不知道霍尔消耗多少。 我敢肯定电流消耗情况毫无变化、但在电机控制器运转之前、我不会优化器件/成本。 为5V 使用强大的 LDO 可消除可能的故障模式。 一旦电机控制器设计良好、我可能会尝试去掉它。

如果您认为过孔不会从焊盘中吸走焊料、那么我将在未来的版本中在下面添加过孔。 我还将添加额外的层。 非常感谢您花时间观看我的设计。 我真的很感激、Yara！

尊敬的 Kelvin：

下面粗略描述了分离的接地层可能是怎样的布局的(绿色和蓝色突出部分)。 最好有大的实心覆铜、原始布局中的 AGND 平面是在器件上连接的瓶子。 您最初是如何连接两个接地平面的？ 您提到的这一点在哪里？

在我们具有分离接地的 EVM 设计中、我们通常使用靠近 DRV 的网带连接两个接地。

这是否会从焊盘中吸走焊料、从而导致封装上的漏极焊盘和 PCB 上的焊盘之间产生不良粘合剂？

这是个合理的问题、但我认为只要将过孔放置在应用手册中的方式均匀分布、就不会出现任何问题。

此致、

Yara

感谢您发送编修。 这是有道理的。 当我完成这些新电路板的测试并重新设计系统后、我将回到此次地面讨论。 我还想使用不同的4层堆叠。 我现在使用 Signal/GND/PWR/ Signal、但如果在背层上发现因 PWR 和 GND 平面之间的低电容而导致的任何信号问题、我想使用 Signal+PWR/GND/Signal+PWR。

谈到新的电路板加入了其中、我今晚焊接了一个电路板、并在100 mA = 50/IDRIVE 和 R_g = 10欧姆的条件下进行测试。 我知道 DRV8353使用智能栅极驱动器、它说除非我具有某种汽车 EMC 合规性、否则我不应该使用栅极电阻器、而我肯定不会这样做、但随着 IC 不断断开、GLx 引脚上出现硬接地短路、我将添加一些填充以进行安全测量、只要我没有看到击穿问题。

然而、在反电动势阶段、我似乎在 SHx 的上升沿存在 dV/dt 导通问题。 我知道在高侧 FET 切换时、DRV8353在换向阶段有强下拉电阻、这会很快将 SHx 拉高、但我认为当相位反向时不会发生该下拉电阻、即使 SHx 在该阶段似乎也以相当快的速度压摆。 明天我将进行更详细的测试、但我只想问您、GLx 是否在反电动势相位会出现强下拉、或者这里的 GLx 是否为高阻抗。  

这很重要、因为当 SHx 处于上升沿时、GLx 将通过 Crss (也称为 CGD)进行耦合、栅极电压将尝试升高。 如果 GLx 的半桥为高阻抗、则栅极电压将能够在反电动势期间上升、您可以实现 dV/dt 导通、我想我可能会遇到这种情况。 相反、当 SHx 在其下降沿时、GLx 将通过 Crss (也称为 CGD)耦合、栅极电压将尝试变为负值。 如果 GLx 的半桥处于高阻抗状态、DRV8353内低侧 FET 的体二极管将 GLx 钳位至大约-0.7V、但这种情况很糟糕、因为体二极管导通效率低下。 如果 GLx 为低电平有效、那么 DRV8353将通过低侧 FET 提供电流、这可能很好。

如果你知道这个问题对你是否有意义,如果你知道在反电动势阶段 GLx 处于什么状态,请告诉我。 我非常感谢您提供任何信息。 谢谢 Yara！

PS 我一直在研究 Hector Hernandez 的 DRV8353RX EVM PCB 项目、非常棒。 你们太棒了。

尊敬的 Kelvin：

即使在非汽车应用中使用栅极电阻器也很常见、始终都是很好的设计、至少可以选择使用栅极电阻器。 我想说的是、尽管您应该仅使用栅极电阻器对 IDRIVE 进行微调、而不应严重依赖它。

根据我对 DRV8353的理解、GLx (低侧栅极驱动)上的强下拉发生在有源开关事件期间、但在续流/反电动势阶段、GLx 处于高阻抗状态。 这意味着、当 SHx 由于反电动势而上升时、电压可以通过 Crss 进行容性耦合、并可能意外导通低侧 FET。 这种 dV/dt 导通可能会导致击穿、这可能是您遇到的一些故障的原因。

您还将使用 Qgd 相当高的 MOSFET (如果我没记错、则为73nC？) 较高的 Qgd 意味着您需要更多的电荷才能完全开关状态、这意味着更多的电荷能够耦合到 GLx 中、这 可能是 GLx 在高阻态时尝试开启的原因

此致、

Yara

"你是我的! 这辆汽车上有一对 DRV8353芯片
https://www.youtube.com/watch?v=vuXSnx9sw_4

我将继续优化控制器、我将回到这个主题、讨论如何解决一些问题、以防其他人也遇到同样的问题、但我只是想让您知道、我非常感谢您在这里提供的所有帮助。