[参考译文] DRV8334：GVDD LDO 压降电压

admin

Other Parts Discussed in Thread: DRV8334

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件型号：DRV8334

工具/软件：

尊敬的支持团队：

我使用 DRV8334、PVDD 连接到 12V 稳压电源。目前我将电荷泵模式用于 GVDD、系统工作正常。但是、我想知道 LDO 模式是否足够了。 PVDD 上的最小输入电压为 11.75V、GVDD 的最小调节目标为 11.5V、因此如果 LDO 的压降不是高电平、这应该足够了。

请指定 GVDD LDO 的压降电压、因为数据表中未规定。

此致

Stefan

0 admin 4 个月前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Stefan：

如果我理解正确、您似乎需要 PVDD 上的最低 18-22V 电压才能实现 LDO 模式

此致、

Yara

0 admin 4 个月前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Yara：

是的、我看到了这个表格。但是、我认为只有大于 18V 时的精度规定。假设 LDO 仅支持 50mA、则最小 6V 压降电压会导致过大。尤其是它被称为“低压降稳压器“...

也许让我重新表述我的问题：当 PVDD = 12V 时、LDO 模式是否可以安全使用？

此致、

Stefan

0 admin 4 个月前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Stefan、

对延迟深表歉意。没错、当 PVDD = 12V 时、您应该能够使用 LDO 模式。如果您使用的是高 Qg FET、请关注 GVDD、因为存在压降风险。

此致、

Yara

0 admin 4 个月前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Yara：

感谢我测量 GVDD 以检查它是否在合理范围内。由于 I FET 的 Qg 相当低、为 27nC、所以没问题。

此致

Stefan

电机驱动器（参考译文帖）(Read Only)