[参考译文] DRV8305-Q1：设置 EN_GATE 后、输入电流过高

您好、John：

尽管原理图有点不清楚、但 VCPH 至 PVDD 电容看起来是 4.7uF、额定电压为 35V？

在之前的 E2E 中、提到等级应为 PVDD x 2。 可能是您的电容器出现了降额？

0603 电容器是否可以安装在电路板上用于 CP1 和 CP2？ 这将是一个很好的测试、可以看到使用不同尺寸电容器的同一电路板上的行为。

此致、

Yara

Yara 您好：

感谢您的快速响应。 抱歉、原理图的分辨率较低。 如果您需要、请告诉我如何以更高的分辨率向您发送原理图。

所使用的 VCPH 至 PVDD 电容器是电路板的接管器件、DRV8305-Q1 按预期工作。 在上一个 E2E 中、我知道 CP1 的额定电压应该是 PVDD、CP2 的额定电压应该是 PVDD x2。 CP1 和 CP2 两个电容器的额定电压均为 50V

在上一个 E2E 中、我没有看到电容 VCPH 至 PVDD x 2 的额定值。 DRV8305 SLVSD12D 的数据表显示、VCPH 至 PVDD 电容器的额定电压为 16V 的 2 2μF：

请确认 PVDD x2 的 VCPH 至 PVDD 电容器。

最好尝试使用 0603 尺寸作为 CP1 和 CP2。 我昨天焊接在 0603 电容器中、但遗憾的是没有改善。 :-(

我已经检查了这些部件的值、并在电路中使用 LCR 表进行测量以确认。 一切似乎都合适。

在这种版本的电路板上、我还严格遵循了数据表第 10.1 节中的布局指南。
所以在此版本中：

• DVDD 和 AVDD 1μF 电容器直接连接到 DRV8305-Q1 的相邻 GND 引脚
• CP！ CP2 放置在最 dorectöy Ω 的 tp tje DRV8305-Q1 电荷泵引脚上
• VCPH 2.2-μF 和 VCP_LSD 1-μF 旁路电容器放置在靠近其相应引脚的位置
  并具有返回 DRV8305-Q1 PVDD（对于 VCPH）和 GND（对于 VCP_LSD）的直接路径
• PVDD 4.7-μF 旁路电容器尽可能靠近 DRV8305-Q1 PVDD 电源放置
  引脚
• 封装已更新为数据表修订版 D 中的版本
• 已尽可能缩短高侧和低侧栅极驱动器的环路长度
• VDRAIN 引脚通过一个 100 Ω 串联电阻直接连接到 MOSFET 漏极

下面是布局图：

我一次又一次地检查了一切,没有发现错误。 它能在新的脚印吗?

此致、

John

您好、John：

抱歉、您纠正了这个错误。VCPH 至 PVDD 电容可以额定电压为 16V、因此您的 35V 电压等级很好

我不确定具有 4.7uF 而不是 2.2uF 会产生什么影响、我可以进一步深入研究。

您的帽子看起来非常靠近设备、因此我认为距离太远不是问题。 我不确定我完全理解您当前布局与上一个布局之间的差异。 您是否能够并排比较您所做的更改？

此致、

Yara

Yara 您好：

感谢您的确认。

4.7 µF 也在可正常工作的原型上、因此我尚未将其固定为问题、但我将进行测试。

正如建议的那样、我对布局进行了比较、但没有发现潜在原因。 “你说什么?

左侧的布局可以、而右侧的布局更多地吸引了 175mA
设置 EN_GATE 时采用相同 GDU 设置的电流。

我已经检查了所有外部组件的尺寸、它们是相同的。
还不清楚额外电流消耗的来源。 电压
所有引脚上的信号都相同、CP1 和 CP2 上的信号也是类似的。

我在这里真的是一个损失,问题可能是在哪里。

此致、

John

Yara 您好：

您对此问题有任何新的意见吗？

在该问题解决之前、其他原型已停止、

现在这是工作限制器。

此致、

John

您好、John：

对延迟深表歉意。 此屏幕截图中的“不正常“布局看起来不是电流消耗过多的原因（这与数据表中的布局非常相似）。我假设热连接到不同的层上有 GND 覆铜？ 有一点问题、我不确定它是否与这个问题有关、但散热焊盘和引脚之间的间隙非常小、在“正常“布局上看不出来？

使能被拉至高电平后、您是否立即在示波器上探测到 VCPH 至 PVDD 和 VCP_LSD 至 GND？ 您是否能够提供这些波形？ 实际上、我会在启用器件时寻找任何类型的不稳定行为

同样、对于 CPH 和 CPL (1 和 2)、最好查看这两个信号的波形

为了隔离问题可能源于的位置、您还可以移除 FET。 如果电流回落到您在上一设计中看到的 150mA、那么这说明我们关注 GHx 和 GLx 行为、如果移除 FET 无法解决问题、那么我们可以重点关注电荷泵

此致、

Yara

Yara 您好：

感谢您的意见。

是的、带有问题的版本上的散热焊盘更大（如数据表修订版 D 中）、焊盘更靠近引脚。 但是、焊盘的一部分被焊接挡块覆盖：

我已经仔细检查了工程图的尺寸、它们是否合适。

VCPH 到 PVDD（带差异）的第一张图片。 使用在 EN_GATE 上触发的正常探针在 CAP 和 VCP_LSD 之间探测 GND。

下面是 VCPH、VCP_LSH、CP1H 和 CP2H 至 GND 的一些屏幕截图。
如果您需要直接高于电容的电压、请告诉我。

明天、我将对主板版本进行相同的测量、这是可以的
并在 BoostXL-DRB8305 上进行比较、然后将其发布以供您参考。
你在这里寻找什么类型的东西?

移除 MOSFET 后的测试、我明天也会进行。 更高的频率
要在 VDS_MODE 处禁用 VDS 保护、对吧？ 是否有任何其他保护措施
其他波形？

此致、

John

您好、John：

实际上、我只是在寻找这些电源块上的任何异常行为、以解释电流消耗增加的原因。 VCPH 和 VCP_LSD 看起来没有问题。 很高兴看到 CPH 到 CPL。 我认为比较这种设计与之前的设计是很好的、如果我们看到任何巨大差异、那么我们可以看一下 PVDD 和 VM 的布局

如果您要移除 FET 是的、我相信您必须禁用 VDS 保护、因为它可能会导致误触发（我认为 SHx 可能会浮动，从而导致误触发）。我认为这应该是唯一需要禁用的故障。

此致、

Yara

Yara 您好：

感谢您的反馈和建议。

因此、上面的一些屏幕截图、但来自正常工作的电路板。
第一个 VCPH 到 PVDD、具有一个 DIFF。 使用在 EN_GATE 上触发的正常探针在 CAP 和 VCP_LSD 之间探测 GND：

然后 VCPH、VCP_LSH、CP1H 和 CP2H 连接至 GND：

相比之下、它们似乎非常相似。 也许您看到了什么？

由于我有栅极电阻器、因此我没有焊接 MOSFET、而是进行了焊接
即栅极电阻器。 我还禁用了 DRV8305 内的所有故障和警告
以查看输出确实在切换。

voilá μ A 是从 380mA 电源输入到电路板灌入的电流
101mA。 然后、我一次焊接一个栅极电阻器。 定义的
GH_A、GH_B 和 GH_C 的栅极电阻器、每个连接都会添加 10mA
常数倍。 GL_A、GL_B 和 GL_C 各围绕 64mA 加到输入中
比高侧或 162mA 更大的 54mA 电流。

GDU 寄存器设置和代码中没有任何变化
平衡模块。 明天我将离开办公室、所以星期一我将查看
栅极信号。 有了这些新信息、您有什么建议吗？

此致、

John

您好、John：

我同意波形看起来几乎相同、没有什么特别突出的。

您一次添加几个 FET、这太棒了！ 我们应该重点关注低侧 FET、每个 FET 的 64mA 跳变非常重要。 我对此的初始想法是观察 DRV8305 引脚的 GLx 引脚的状态、可能是它应该为低电平时处于悬空状态？

在最新版本中、功率级是否有任何布局变化？

是否放置了栅源电阻器？ 如果是、这些值是什么？

此致、

Yara

Yara 您好：

是的、我还注意到这个问题在低侧 MOSFET 中很明显。 没有变化
但说到栅源电阻器、这会响铃。 它们设计为 100k
我认为这应该是更严格的,但这一个我没有检查在板上,看看我们的
引入的 EM。 我将查看星期一并分享结果。 感谢您发送编修。

此致、

John

没问题！ 我将等待您的更新。

Yara 您好：

嗯,这是一个有趣的日子,. 如前所述、我测量了栅源电阻器、确保足够大、
计划的 100 K 装配了 10K。 为此、我与 EMS 进行了一些交流。

然而、这并没有改善情况。 然后意识到、我也移动了栅极电阻器
更靠近 DRV8305、并远离 MOSFET。 这有可怕的后果,因为我有
不会针对杂散布线电感变化重新计算缓冲器。 移除了缓冲电阻器  
B 相的低侧、并且电流下降了 22mA。 然后、我将栅极电阻器移到了旁边
Cgs 并从此处接通了一根导线以连接到 DRV8305。 低至预期的 15mA。 所以、几乎没有变化
从而产生巨大的后果。

明天我将重新计算新布线的缓冲区、并将其与 Rg 非常接近的值进行比较
以查看哪一个可提供最佳性能（即开关振铃和最低电流消耗）以及 Cgs  
分享结果。

对于任何感兴趣的人、TI 有一个很好的计算缓冲器的程序、可在此处找到：
https://www.ti.com/document-viewer/lit/html/SSZTBC7

所以,即使错误不是在 RGS 中,你让我走正确的道路。 谢谢您的支持！ :-)

此致、

John