This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DRV8300:DRV8300 + STP15810:每相并联 MOSFET 的最大数量

Guru**** 2813875 points

Other Parts Discussed in Thread: DRV8300

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/motor-drivers-group/motor-drivers/f/motor-drivers-forum/1608405/drv8300-drv8300-stp15810-maximum-number-of-parallel-mosfets-per-phase

器件型号: DRV8300

HII TI 团队、


我正在使用 DRV8300 栅极驱动器 功能 STP15810 MOSFET 最常用的方法。

我想理解 每相可以并联多少个 MOSFET 提供多种访问方式。

有任何问题 或设计注意事项 与栅极驱动电流、开关速度、PCB 布局或热性能有关、可决定最大并联 MOSFET 数量?

我是否可以对此 MOSFET 进行进一步的澄清,我将在下面使用:
STP100N10F7 —100 V、80 A (TO-220)
STB100N10F7/STD100N10F7 —100V、80A (D2PAK / DPAK)
STP240N10F7 —100 V、110 A (TO-220)
STP120NF10/STW120NF10 —100 V、110 A (TO-220 / TO-247)  

任何指导或参考设计都将非常有用。



此致、

Thumula Bhargav

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    嘿、Thumula、

    我建议查看以下有关驱动并联 FET 的应用手册: https://www.ti.com/lit/ab/slvaf39a/slvaf39a.pdf

    许多想法可以应用于您的案例。 主要问题是栅极电流(1/2A 拉电流/灌电流)在多个 MOSFET 之间分配。  

    我们有一个仍然适用的通用布局指南、主要是确保每个半桥与 其他半桥的位置相似、以便一个相位不会在寄生效应方面变得更糟。  

     【常见问题解答】:电机驱动器布局最佳实践 

    如果您有任何其他问题、请告诉我。

    此致、

    Akshay

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好 Akshay

    当然、我们正在尝试使用 DRV8300、目前的流程已经开始、因此我们想向您提供 使用 DRV8300 本身能够并联多少个 MOSFET 的信息  

    感谢 您的支持和信息

    此致、

    Thumula Bhargav

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    嘿、Thumula、

    您可以使用 MOSFET 的栅极电流和 QGD 来查看可以并联多少个 MOSFET、然后才能在所需的压摆时间内将其导通。

    t (RISE/FALL)= Qgd/I(拉电流/灌电流)  -> DRV8300 中的 1/2A 限值

    根据并联 FET 的数量增大 Qgd。

    Trise/fall 是所需的 VDS 压摆时间(通常为 200ns 上升时间)

    注意:您选择的栅极电阻器将进一步限制栅极电流

    此致、
    Akshay

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Akshay、

    感谢公式。

    对于我们的 MOSFET、Qgd≈13nC。 使用 DRV8300(~0.5A 栅极电流)和~200ns 所需上升时间可得出~100nC 的总电流、理论上允许~7 个器件。 经过实际降额后、这表明是可行的 安全并联 3 个 MOSFET 作为优化布局和低栅极电阻下的上限

    请确认是 每个开关 3 个并联 FET 这将是 DRV8300 的合理设计目标。

    此致、
    Thumula Bhargav

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    嘿、Thumula、

    这应该是合理的。

    此致、
    Akshay