[参考译文] DRV595：FAULTZ引脚行为

ID itHi Anders，

感谢您在E2E中提出问题。  对于故障引脚，建议使用上拉电阻来限制在通电过程中提供给引脚的电压转换速率。 根据电源的输出阻抗以及连接到板上电源网的电容，此节点的转换速率可能会很高，足以在高电流级别触发集成ESD保护电路，从而导致设备损坏。 此处建议使用100Kohm。 我认为您可以使用较低的电阻值来获得较低 电平的电源。  

关于 图中所示的故障引脚波形，它是否由过流保护触发？  不是DC Protect或OT Protect？ 如果是OC Protect (OC保护)，能否也 捕获示波器上的输出曲线波形？ 能否告诉我 输出上的负载？

在FaultZ上，仅可将电压提升至3.3V，然后直接传输至MCU。

SDZ被驱动为高电阻，有一个100k至GND的电阻器。

Hi-Z采用低驱动，可同时向上和向下拉动100k。

但是我注意到，我正在保留的设置FS2=1，FS1=1和fs0=1下运行设备

这是否是对这种奇怪行为的一种不满？

我看到的波纹点是FS2=1，FS1=0，fs0=0

如果还有其他的焊接桥，我会更详细地查看电路板。

 当设备未硬加载时，faultZ 平均 值较高，纹波比上一张图片中的要低。

加载期间，电源电压仅从23.6V降至23.2V。

当将电流增加 到4.4A时，信号 平均值下降，   平均92毫伏，纹波为900毫伏，频率为1.2兆赫，信号锁定在此水平，负载输出关闭。

这是否为保留模式，以便用于监控芯片温度？