This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DRV8305:设备在崩溃后使用AVDD 0V进行更多脱机

Guru**** 2359040 points
Other Parts Discussed in Thread: DRV8305
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/motor-drivers-group/motor-drivers/f/motor-drivers-forum/591851/drv8305-device-danaged-more-times-with-avdd-0v-after-crash

部件号:DRV8305

您好,

我在这里有新消息。 不知道是否 听说过。

在汽车应用程序中,输入drv8.3055万Q二进制八位数。

UVDD 20 V在 数据表中具有准确的应用原理图。 PWM频率15.56 kHz

负载是单个电机绕组。 电流低于15 A时电流信号正常

当我增加PWM脉冲以驱动更多电流时,将在大约超过15安培时发生故障脉冲。

nFault低脉冲有关闭PWM的反应 ,并再次缓慢增加,直到再次发生影响(我相信这可能是OC保护)

现在出现错误:

当我忽略此行为时,如果打开PWM脉冲以获得高于30安培的电流,则驱动器IC将被反应nFault稳定低,AVDD:UV BIT永久性 高,

硬件AVDD为0V,nFault OV通信仍然工作,但驱动程序有故障。 没有可修复的问题。

这种效果是可重复的。 我撞坏了两块板。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,

    欢迎! 您来到了正确的地方来回答您的问题。

    当我们的设备发生损坏时,您是否在我们的部件上禁用了VDS OCP监视器?
    "忽略此行为"的确切含义是什么? VDS_OCP是否已禁用?
    当DRV8.3055万受损时,MOSFET是否受损?
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Phil,您好!
    非常感谢您的回答。

    1) MOSFET还可以,没有什么问题。
    2)忽略:我不关心由nFault Lowpulses引起的中断,但仍增加了PWM,而不更改默认设置中的任何内容。
    3)正常情况下允许使用OC保护。 我的计划没有改变。

    在几乎相同的情况下,另一个社区成员描述了相同的错误。
    e2e.ti.com/.../56.3311万

    我完全不知道为什么AVDD电压会受到这个小事件的影响,以及AVDD为什么会出错。
    我没有对此信号采取任何行动,只是为了用合适的C外部来支持它。
    我假设在此操作期间的强大测量应力可能会使感应放大器过载。 没有其他想法或可能阻止这种情况。

    顺便说一下:我采用了150 Amps/70V MOS晶体管驱动,其额流为1Á Ω/- 1.25 安培。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,

    感谢您提供信息。

    当nFAULT开始切换时,VREG引脚的电流被拉出了多少?

    VREG在您的应用中提供了哪些设备?

    当nFAULT开始在应用程序中切换时,您是否能够读回SPI寄存器?  这将告诉我们故障针脚上指示的故障。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    关于VREG:
    i crashesd 3设备。

    第一个设备是8.3055万Q VREG以大约40 mA的电流为我的控制器供电。
    由于VREG过载,我意外地夹住了第一台设备。 这是我在控制器测量期间的故障(可能是我意外短路了VCC)
    结果为NOR硬件功能,VREG在碰撞后为0V。 使用外部VREG未成功。
    这与发布的AVDD错误无关!

    第二个设备正好在开机自检中提到的情况下崩溃。
    它也是一个8.3055万Q,但我负责VREG电流,并单独为我的控制器供电。 我只连接了GND。
    结果是:在发生AVDD错误之前,设备运行正常,但检测输出出现极端失真(类似于T1函数)。
    因此,我将我的5V VCC控制器电压与8.3055万Q VREG连接。 之后,感应信号良好,如预期。

    第三台设备是一台没有VREG的8305 N型设备,可供外部使用。
    在此设备上,我对VREG.I没有任何操作,只从我的控制器提供VREG。
    在完成一些工作后,AVDD崩溃发生。

    在nFault切换期间,我没有在SPI寄存器上重新记录任何故障信息。 nFault的低操作值大约为1毫秒。

    首先我必须修理我的主板,以便再次更换8305的新运行中的主板。 之后,我尝试缓慢重复这种情况,尝试在nFault活动期间读出标记。 也许我可以使用我的范围或LA跟踪SPI-Datas,这样我就不会遇到控制器可能的读取延迟。
    我希望下周我已经修理了主板。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,

    我非常感谢这些详细信息,这对我们的调试非常有帮助。

    您能否分享您如何使用DRV8305设备的示意图?  具体来说,我想知道您如何在我们的设备和任何外部电路上连接接地针脚。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我上传了原理图。 我不确定您是否看到了这种情况。 我在发表评论后再试一次。

    您可以从数据表建议中看到电路。

    我通过 Atmel Mega2656控制器的边缘连接器驱动主板。 它为PWM提供SPI通信,并通过停止PWM对nFault和PWRGOOD作出反应。

    软件在3-PWM模式下运行。 空闲的3个低门已稳定编程为0V。

    接地和VREG的连接在控制连接器P5处进行,其中GND短时间连接到接地平面。 Vreg被布局到接头上(与2 cm 有关的距离)。

    如何张贴示意图?

    再见,Tetrastruct。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    e2e.ti.com/.../Motorsteuerung.pdfe2e.ti.com/.../Bottom.pdfe2e.ti.com/.../Bottom.pdfe2e.ti.com/.../TOP.pdf

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,

    对于RS1,RS2和RS3,这些都是铜线迹感应电阻器吗? 当您看到这些板发生故障时,您是否知道PCB的温度?

    我很好奇,您的铜分流电阻器的电阻是否随着温度的变化而发生显著变化,并且在您的高电流测试过程中,是否违反了我们的SN/SP引脚的ABS-Max电压规范。 这可能会导致内部电流并联放大器损坏,当这些器最终发生故障时,AVDD调节器损坏(电流并联放大器的电源)。

    当您在测试中获得故障脉冲时,您是否能够确定这是否为SNS OCP故障?
    如果您尝试使用SENSE电阻器而不是铜线,那么您的设计性能是否会提高?
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,
    这也是我的想法,但后来我计算出:

    铜线追踪电阻器的值为10 mOhm。
    在故障期间,板的温度约为60...70°C
    铜线残留在散热器下方。

    即使电阻会增加到,即 30 mOhm,我在30安培时会得到约1 V电压。
    在数据表中,SP+/SP-的绝对最大额定值介于-2...5 V之间,声音不太可能。

    但我的另一个问题是,感应电路会发生某种情况,从而破坏AVDD,而AVDD取代了SEBSE放大器。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    当我将维修过的板装回后,我将监测被测SP+/SP-电压,并在触发活动nFault状态后跟踪SPI miso数据。

    感应输入电压的临界短时间峰值如何?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,

    我在使用DRV8305时遇到类似问题。 是否可以在感应电阻器引脚上终止AVDD LDO? 因为我正在使用5 m欧姆感应电阻,当我的BLDC电机机械地卡住时,AVDD调节器会损坏。 顺便说一句,我的设计中只有DRV8305受损,FET很好。

    另外,TI建议采用哪种保护来防止电流感应引脚上的IC损坏?

    感谢您的回复!
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,Eray,

    是的,这取决于系统中的电流量。 如果在器件的SN/SP引脚上感应到大电压峰值,则可能会损坏内部电流并联放大器(参考内部AVDD调节器)。

    正确调整感应电阻值并在SN/SP引脚上添加一个小电容器(1000 pF)可以有所帮助。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,
    实际上,我的针脚上有电容器。 电阻器的尺寸考虑了电流应用范围。 仍然是个问题。 我计划在SN/SP引脚之间添加TVS二极管。 希望它能解决问题。
    谢谢!
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,

    你看,伊特似乎是一个问题,但你是第三个这个问题的例子。

    给Phil:

    IC的典型负载是什么?

    当您在S+和S-之间有如此不对称的输入范围时,您不能很好地使用到PGND的RL负载处的感应信号,因为您将始终测量通过分流器和 较低晶体管的自由轮电流导致的负电压 (或自由轮二极管)。在另一种情况下,在RL-LOads至VDD时,您可以测量通过较低晶体管的上升电流,电压S+/S-始终为正,可获得5 V的范围。这意味着接地负载将在VDD负载下达到40%的极限。

    我的负载是在PGND,AVDD在大约30 A的电流下启动,这意味着如果电阻器将随着温度升高而上升,并且一些动态峰值电流可能达到-2 V的输入电压,这是一个坏情况

    是否有保护这些输入的解决方案?

    今天我修了我的电路板。

    在进一步测试中,我将仔细监测S+/S-输入。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    只有动态峰的电容性滤波似乎不是解决方案。 我在S+和S-之间也有1 nF。 它不应被限制在极限。
    问:在没有电流感应的情况下完全使用设备(即短路分流器)会怎样?
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    在正极范围内,导致5V的大电流似乎不是问题原因,但也可以通过一个二极管到VREF来获得更多的信任。在另一端,可能 需要5个二极管从PGND到SP-系列。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Phil,您好!

    回来了我的冲浪板。

    我试图刺激错误

    1)对照+VDD测量到RL负载(15 mOhm 20uH),从0到15 A无错误。切换频率 16 MHz PWM ca。 98 %。

    电流感应信号已调节。 我测量了分流器中的上升电流。 没问题。

    2)我根据PGND测量了Sam RL负载。

    错误发生得非常快,并向我显示了设备终止的预处理状态。
    它以周期的lowwing nFault开始,持续时间为ca。 750us。
    原因是安全门将关闭,并在大约1毫秒后,只要再次发生,安全门将再次切换。
    这种影响会导致电机发出擦伤噪音。 它在电流约为3..4安培的情况下出现STRTS,并变得更加严重。

    此活动会发生什么?  

    在SPI的datas中,绝对没有显示任何内容,也没有标记所有,状态标志为0。
    我用Logig分析器检查了这一点。 我将上传屏幕截图。
    有一件事非常奇怪:

    我测量了与此行为并行的SP+/SP-电压。
    SP+电压是整个时间的正常值,范围约为-30 mV,在关闭t0 -30 mV后向下上升,并缓慢上升至0 V,原因是惯性滑行。 在nFault事件发生之前不久
    SP+伏尔特格开始以奇怪的方式逐渐下降到-100mV左右(参见屏幕截图)。 然后发生nFault,安全门将关闭2毫秒,依此类推。
    SPI没有任何反应。
    这是在大约5A。 在以前的测试中,我忽略了这一点并打开了PWM。 结果是AVDD损坏。

    以下是图片:

    您会看到她的nFault的SÜP +电压在750 us时变为激活状态。 您可以看到SP+是在大约50 mV时的整个正常时间

    发生这种情况时,SP+处的峰值逐渐达到约为-8伏的动态值

    在这里您可以看到:

    绿色:SP+

    黄色:FET Halfbrigde输出

    执行:n故障

    D1:_CS SPI

    D2:CLK SPI

    D3:味增SPI

    miso:解码数据表SPI REG 0xC...... Rog 0x1

    ________________________________________________________________

    主要问题是:为什么nFault信号开始工作?  为什么错误和报告管理完全不能识别这些情况?

    温度在大约60°C的范围内

    并联电阻器为10 mOhm,电流为5 A时,电压为30...50 mV是相当正常的

    并联寄存器或感应寄存器上的程序更改对此中断行为没有任何影响。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Phil,您好!

    通过小心地观看屏幕截图,我看到错误开始切换自由轮轨迹。 当您锁定在正常FET信号时,您始终会看到  

    在自由轮期间,当自由轮路径处于活动状态时,始终会有一个小的负输出电压。 当主体二极管自由转动时,会产生Thias。

    驱动程序是否开始切换到同步复印??? 在特殊电流下。

    时间常数似乎切换到较高的值,原因是自由轮距较低。 是否可能是低压侧正在切换FET以进行同步复印。

    在这种错误行为中,我看不到FET输出处典型的负自由轮电压降,FET输出接近0,可能只有shuntvoltage A snegative offset。

    这意味着惯性必须在低电阻的低FET上进行。

    但是,为什么会出现 这种nFault,为什么SP+的峰值会急剧增加到负值?  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,

    感谢您提供信息。

    -在存在此错误的测试案例中,您是否参考了从半桥上的SHX节点到PGND网络的RL负载,然后是PWMing高端MOSFET? 如果是这样,当您关闭高侧MOSFET和高-Z时,半桥将通过电感负载强制SHX引脚负极,并通过低侧MOSFET的主体二极管随其一起拉动SP+。

    -如果SP+针脚电压峰值为-8V,则这违反了此针脚-2V的ABS最大值,并且可能是您的应用中的损坏源。

    -对于SPI读取,如果nFAULT引脚被拉低至750 us,则应在SPI寄存器中报告。 请参阅DRV8305数据表的第28页。 您是否确信您的逻辑分析仪输出正确? 如果设备正在标记故障,则寄存器中应包含一些结果数据,以提醒您该事件是什么。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,

    关于您的第一部分。

    IIS此驱动程序可用作正常的半桥驱动程序,具有到PGND的RL负载?
    在这种情况下,SP+将始终看到负电压,并在完全其他电流时达到限值,然后如果您在VDD上加载。

    实际上,在自由转动期间SHX将获得缓慢的负值并不重要,而且完全正常。 您可以在黄色迹线上看到它。
    但在错误情况下会发生什么。 没有负电压,并且LowFet似乎已打开,自由轮道位于导电LOwFet上方。

    为什么此时发生nFault,为什么在下FET开始打开后,峰值会如此急剧地增大
    您对此有什么描述吗?

    当下部FET打开时,将发生nFault错误。 可能是PWM周期开始时脉冲较小的原因,只有高侧开关和低侧将稍迟出现,并且开始时稳定低。 这可能是切换自由轮路径的原因(您在屏幕截图中看到)


    关于SPI测量。
    我测量了很多次,直到我确定巴士上确实没有任何infirmatuoin。

    您看到范围了。 您可以读取SPI miso,您会看到在错误后,最后4个字(REG1...至REG 4完全为0,在接下来的R 5和R6中,有绝对正确的响应寄存器内容- HESSIDE和Lowside data)?

    关于峰值:
    是否有防止SP+受到这些峰值攻击的可能?
    这是完全不合理的,为什么峰值会如此急剧上升。
    测量过程中,测量环不是很小。 我尝试用极短的磨环直接在IC引脚处重复此测量。


    感谢您的回复
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好Phil:
    除了您的第一个问题外:
    我打开了3 PWM模式,即Hx和LX都被切换。 这不是海兹的情况!! 我用力切换推拉两侧。
    BAT PWM非常短。
    电压为13 V。
    在缓慢变为稳定关闭的过程中,3 PWM模式在非常缓慢的脉冲下会怎样?
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,

    我的建议如下:

    1. SP+上的-8V很可能会导致我们的设备损坏,并可能导致我们的设备中的其他几个块损坏。  我建议您执行以下操作。
      1. 当nFAULT变低时,DVDD,AVDD和VREG上的电压是多少?  在nFAULT事件中,这些是否有异常行为?
      2. 当nFAULT变为低电压时,正在打开的低侧MOSFET上的电压有何不同?  这可能会导致我们的设备上出现VDS故障。
      3. SP+上测得的-8V峰值的持续时间是多长?  您是否能够减少nFAULT下降边缘的时间标度和触发器?  这将让我们清楚地了解SP+上存在-8V峰值的时间长度以及此瞬态值大于我们零件的Abs. Max的时间长度。
    2. 对于您的应用程序,如果您将SP+绑定到地面(绕过您的检测跟踪),此行为是否会消失?  
    3. 如果您用较大的感应电阻器替换您的感应轨迹,这种现象是否消失?
    4. 在nFAULT Low事件期间,是否可以只读取0x01状态寄存器?  
    5. 如果您在SHX OUT Put (示波器捕获中的黄色轨迹)上使用较小的V/div刻度,当RL回路为续流时,SHX的负值有多大?

    如果-8V峰值是由于电感EMF将SP+节点拉低而导致的,这将导致并联放大器损坏。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Phil,您好!

    Thansk。 关于SP/SN引脚的二极管保护,您有何评论? 在这些引脚之间使用TV是否会带来负面影响?

    此致,

    Eray CANLI

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,Eray,

    如果您的应用需要,在这些引脚之间添加TVS二极管没有问题。 只要TVS二极管的大小使二极管开始在您想要测量的范围之外导电,那么这些在我们的设备上应该不是问题。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Phil,您好!

    感谢您的提示。

    我进行了新的测量。

    我今天没有销毁设备 ,但 我发现所描述的nFault活动的开始 与  FET中的当前值相关联。

    1)只有当RL负载切换到PGND时才会发生这种影响,切勿在PVDD负载时发生这种影响

    2)影响 与 高侧开关处编程的正门电流有关。 编程电流过高时会发生此情况
        您对此有何描述吗?

        我必须 切换 两 个IRFS3107 FET。 在大约20 A FET电流时,nFault会定期开始成为SPI中的active.no其他信息。
        编程门电流为0.75 A。 我可以通过越来越多地降低高侧的编程门电流来消除这种影响。

        当我将其降低到70 mA时,FET中的电流可以达到约50 A (接地负载)。

        SP-/SP+上的峰值 频率约为24 MHz。 能量较高的脉冲在这些针脚上没有重新激发。

        测得的电压代表这些电阻器处的电流。 一切正常。

    3)我的问题: 您的设备是否能够驱动150 A FET。
        对于 要使用drv8305驱动的FET的栅极充电容量是否存在限制

      为什么设备在PGND负载的编程 正栅极电流较高时会开始出现故障。 我以为FET的切换速度会更快,但我得到了更稳定的切换速度
      通过降低高侧的+门电流运行设备?
      这些电流的减少使边缘上的开关在 500毫秒以上的范围内非常低,而边缘仍在50毫秒范围内。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Phil,您好!

    我认为这将 导致我无法再找到问题的答案。

    我测试了新修复的主板,发现了同样奇怪的芯片错误。

     以下是我可以评论的事实:

    1)影响的发生与电流测量无关。 它与SP+/SP-电压无关。 I短路信号。

    2)直径在20 V的VDD处被毁,仅到达PGND的RL负载的电流为25 A。

    3)损毁的结果是,AVDD在碰撞后为0伏。 故障期间,ALLE电压VREG AVDD和VDD处于正常良好范围

    4)皮疹前开始出现周期性异常输出脉动。 之后nFAUKT下降了750我们没有! SPI数据中的任何通知。

    5)在nFAULT期间 ,AVDD始终为0V。

    6)当电流超过10 A时,效应开始, 当电流约为20 A时再次令人失望。 (仅在窗口区)

    7)通过将HIgside positiv gatecu当前 值降低到较低值,可以将该效应转移到较高的电流区域。 我肯定会通过 增加 正东侧门电流来刺激和稳定误差。

    8低侧控制没有影响。

    9)负向东侧电流对电流没有影响。

    10)我似乎该错误也是 从SPI突发数据包中被同步触发的,持续时间为25毫秒。 (可能是振铃效果)

    品红色:n故障

    绿色:AVDD

    黄色:输出信号

    Azur:电流

    绿色:SPI Datas

    绿色AVDD

    品红色nFaULT

    Azur 电流

    黄色输出脉冲

    由于错误,输出很快更改。  请参阅缩放区域

    您看到错误的切换行为,可能很快nFAULTt就会变为活动状态。

    我想 我会建议我的客户不要使用这款8305进行进一步的应用,只要这种难以描述的奇怪行为没有最终被清除。

    问题:

    1)驱动器是否能够在48 V下驱动150 A FET?

    2)在任何情况下,运行的SPI是否会对门控的操作产生任何可能的影响?

    3)有关FET的栅极电荷的限制为太小

    4)描述AVDD在nFAULT期间停机的原因

    此致  

    Müller ö ne-Syhre教授

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Phil,您好!

    感谢您的提示。

    我进行了新的测量。

    我今天没有销毁设备,但我发现所描述的nFault活动的开始与FET中的当前值相关联。

    1)只有当RL负载切换到PGND时才会发生这种影响,切勿在PVDD负载时发生这种影响

    2)影响与高侧开关处编程的正门电流有关。 编程电流过高时会发生此情况
    您对此有何描述吗?

    我必须切换两个IRFS3107 FET。 在大约20 A FET电流时,nFault会定期开始成为SPI中的active.no其他信息。
    编程门电流为0.75 A。 我可以通过越来越多地降低高侧的编程门电流来消除这种影响。

    当我将其降低到70 mA时,FET中的电流可以达到约50 A (接地负载)。

    SP-/SP+上的峰值频率约为24 MHz。 能量较高的脉冲在这些针脚上没有重新激发。

    测得的电压代表这些电阻器处的电流。 一切正常。

    3)我的问题:您的设备是否能够驱动150 A FET。
    对于要使用drv8305驱动的FET的栅极充电容量是否存在限制

    为什么设备在PGND负载的编程正栅极电流较高时会开始出现故障。 我以为FET的切换速度会更快,但我得到了更稳定的切换速度
    通过降低高侧的+门电流运行设备?
    这些电流的减少使边缘上的开关在500毫秒以上的范围内非常低,而边缘仍在50毫秒范围内。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,Müller ö h-Syhre教授,

    对响应延迟表示歉意。

    我们器件的唯一限制是能够在TDRIVE间隔到期之前以特定IDRIVE设置打开MOSFET。 如果我们已成功打开MOSFET,但未标记VGS故障,则我们的设备没有问题。

    您描述的内容听起来像是当打开高侧时的射门可能性。 听起来,当您切换速度极快时,高侧音频源可能会耦合到低侧门中。 我们有一个关于IDRIVE/TDRIVE行为的应用说明,如下所示:

    www.ti.com/.../slva714a.pdf