[参考译文] DRV8323：启动时的栅极-源极过压以及最大驱动电流

嗨、Tobias、

我打算在下星期中作出回应。

此致、

Akshay

您好 Tobias、

VM 上的电压是多少？

数据表中的 GLx 最大值= 12V、您的捕获结果显示它超过12V、因此很奇怪。 但是、大多数 FET 栅极电压规格最大值为19V、因此即使 GLx = 16V、也没关系。

Brian

嗨、Tobias、

您似乎正在获得非常高的 VGS 压摆率。 您能否提供 VGS 打开和关闭的放大波形？ 我还想知道您的 VDS 上升/下降时间是多少、因此其波形会有所帮助。 这可能是由于高栅极电流导致快速导通、从而导致尖峰。

此外、您能否提供所用 MOSFET 的数据表？

此致、

Akshay

您好、Akshay、

执行此测量主要是为了查看电子器件在最大驱动电流下的行为、而不是串联使用这些参数。

对于此问题、我想了解这种过压是如何发生的、因为我不了解数据表中的过压情况。 看一下、低侧栅极电压由线性稳压器提供。 该线性稳压器如何提供过压、以及该电压为什么会在几纳秒后降低。

要回答您的问题、有一张放大的启动时开关行为图片。  从2V 到20V、漏源边沿时间介于50ns 到150ns 之间。 VM 电源电压为22V。 在电流设置中、使用了两个并联 MOSFET、每个 MOSFET 具有8、3nF 的内部栅极和15nF 的外部栅极漏极容量。 单 FET 的栅漏电荷为34nC。

此致

托比亚斯

嗨、Tobias、

我认为亚伦的以下 E2E 可能能够回答您的问题。

https://e2e.ti.com/support/motor-drivers-group/motor-drivers/f/motor-drivers-forum/1128363/drv8323-vgls-max-if-vm-is-24v?tisearch=e2e-quicksearch&keymatch=vgls

此致、

Akshay

您好、Akshay、

感谢您提供 Aaron E2E 链接。

我知道跟踪电感会导致栅极-源极电压过冲、尤其是在使用高驱动电流时。 我不理解的是、为什么这些过冲不会持续发生。

这四个测量显示了不同的 IDRIVE 设置。

驱动电流	1000mA	820mA	680mA	570mA
灌电流	2000mA	1640mA	1360mA	1140 mA

当选择高电流设置时、栅极-源极电压达到15V 以上、并  在几毫秒内降至所需的约12V
假设原因是寄生电感、则电压过冲应是连续的、具体取决于所选的驱动电流、并且不会随着时间的推移而发生太大的变化。
此外、所附的测量结果显示 、即使栅源电压看起来稳定、也会出现随机电压峰值。

您认为这只是寄生电感、还是庇护了这种行为的来源。

此致

托比亚斯

嗨、Tobias、

我将与团队协商、并打算在下周做出回应。 但我很好奇地知道这是否仅发生在 C 阶段

此致、

Akshay

尊敬的 Akshay：

我的同事可以在所有相位上观察到这种影响、但只能在低侧 FET 上观察到这种影响。 我仅对 C 相执行了后续测量

此致

托比亚斯

嗨、Tobias、

感谢您的澄清。

我们将在下周提供反馈。

此致、
Akshay

嗨、Tobias、

您能否解释一下这些测量是如何捕获的、或者电机正在执行什么应用？ 电机是在负载下运行还是在空载情况下运行？

为了弄清是否有一些寄生效应耦合到 GLx、我想查看相关信号：VM、SHx、GLx、相电流。

你们使用的是公共接地还是分离接地？ 现在、如果有来自接地的噪声耦合、那么您能否提供 SPX wrt PGND 和 GLX 的波形？

此致、

Akshay

您好、Akshay、

在电机启动时在无负载的情况下执行测量、因此电机从零转至标称转速。

栅极-源极电压是在 FET 旁边的栅极-源极下拉电阻器上使用差分探针测得的。 直接在 FET 上测量漏极源极电压。 所有测量线均为双绞线。

电源接地和逻辑接地分离。 三个分流器位于低侧、低侧 FET 和 PGND 之间的每个相位对应一个分流器。

我将继续进行一些测量、直至星期三。

此致、

托比亚斯

嗨、Tobias、

感谢您的澄清。 希望这些测量有助于确定耦合的来源。

此致、

Akshay

尊敬的 Akshay：

您可以在下面找到进一步的测量结果。

驱动电流	1000mA	570mA	1000mA
灌电流	2000mA	2000mA	1140 mA

我还尝试单独降低驱动器和灌电流设置。

此致

托比亚斯

嗨、Tobias、

感谢您提供波形、

我将在下周对其进行审核并提供反馈。

此致、

Akshay

您好、Akshay、

您可以在此处找到测量值。

嗨、Tobias、

我们认为、这种行为是由于流入低侧栅极的高注入电流导致 VGLS 稳压器的电压升高、因为 VGLS 上没有内部灌电流能力。

这不是很常见、但高 IDRIVE 设置会在 LS MOSFET CGD 上耦合电荷。  

您可以通过降低压摆率或在 GLx 和 GND 之间添加电阻器、以便在 LS MOSFET 导通时从 VGLS 吸收额外电流、从而减轻这种影响。

最棒的

Akshay

您好、Akshay、

栅极和源极低侧之间已经放置了一个10k 电阻器。

应将附加电阻器的尺寸标注为多高？

此致、

托比亚斯

嗨、Tobias、

这是我们有关高功率系统的应用手册中的一个部分。 "这些下拉电阻的范围从数十千欧到数百千欧"

https://www.ti.com/lit/an/slvaf66/slvaf66.pdf

这些测试是否在极高的 IDRIVE 上执行以用于特定用途？

希望这一资源将证明是有用的。

最棒的

Akshay