请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：DRV8323 大家好、
我想知道 DRV8323规范中的图27 (TDRIVE 状态机)。
由于 CPU 的死区时间、输入信号不是同时发生的。
如果寄存器设置合适、我认为 VINHx 和 VINLx 之间的时间差不是问题、但正确吗？
此外、如果您因时间差而有任何疑问或需要采取的预防措施、请告知我们。
此致、
Tom Liu
您好、Tom、
感谢您的提问！ 您可以肯定、MCU 死区时间不会成为问题。 我包含了如下所示的更最新的 TDRIVE 图。 如果插入了 MCU 死区时间、这将导致一旦输入切换、tdrive 计时器就会重新启动。 每次切换输入时、tdrive 计时器都会复位。 这将导致应用 IDRIVE 的时间稍长(在切换到 IHOLD 之前)、因为 IDRIVE 电流会一直施加到 tdrive 末尾。 如果您有任何其他问题、请告诉我！
此致、
Anthony Lodi
您好、 Akshay、
感谢您的回答。
输入波形 VINHx 从1.3μs μ s 左右开始折叠、输出波形也会折叠。
如果 DRV8323未运行、则可以正确看到输入波形。
运行期间的占空比似乎有限制、我们正在验证 VINHx 的导通时间以避免这种电流情况。
如果您对 VINHx 在运行期间的最短导通时间有任何信息、请告诉我。
此致、
Tom Liu
