[参考译文] DRV8353：电源中断测试期间 IC 永久损坏

嗨、Dragos、

感谢您的提问。

我将在下周提供反馈。

最棒的

Akshay

嗨、Dragos、

您能告诉我在所示的波形中测量了哪些引脚？

最棒的

Akshay

您好、Akshay、

这些变量是与电机控制禁用阶段相关的 DRV 物理信号和 SW 变量的组合。

VDRAIN =蓝色波形

电机相位 U 电流=黄色波形

电机相位 V 电流=绿色波形

PWM 占空比(U 相)=红色波形

如最初所述、 测试条件：VM = 15V。 VDRAIN 从25V 降至0V。 0RPM / PH_U=+5A / PH_V=-2.5A / PH_W=-2.5A 时的电机相电流。

当 VDRAIN 达到17V (蓝色波形)时、COIL 位设置为1以强制 FET 处于高阻态、因为这是较低工作电机范围的阈值电平。

1.此成本= 1请求是否会对 VDRAIN 降至0V 的内部电荷泵造成永久性损坏？ (VM = 15V 时保持)

仅在成本= 1请求后、输入 PWM 才会设置为50%。 您能否确认成本位会覆盖 PWM 请求、但这不会导致电荷泵损坏？

3.如果使能引脚切换为低电平-在 VDRAIN 恢复正常电平后进行重新配置、将 PWM 输入设置为50%。 在 take = 1ms 期间出现的这个有源 PWM 是否会导致内部电荷泵的永久性损坏？

嗨、Dragos、

感谢您的澄清。 我的目标是在本周结束前提供反馈。

最棒的

Akshay

嗨、Dragos、

根据描述、VM 和 VDrain 具有单独的电源、因此我想知道您如何降低 VDRAIN、您是否断开了电池？ 在整个实验中、VM 是否始终为15V？

通过设置滑行位、所有 FET 均关闭、因此电流将通过体二极管再循环并返回电源。 当您在17V VDRAIN 上滑行时、是否发生了栅源极短路？

您能否提供 栅极至源极电压和漏极至源极电压？ 是否触发了 nfault？ 如果是、请随 VGS、VDS 和 VCP 一起提供波形

滑行位应覆盖输入 PWM 信号。  

我们不希望在二次地震期间出现 PWM 会导致电荷泵损坏。

最棒的

Akshay

。

您好、Akshay、

VM 在15V 时保持恒定、持续大约200ms。 在此期间、微控制器和 DRV 正常运行。

VDRAIN 在1ms 内下降至0V -电池断开-持续大约20ms。

当 VDRAIN 达到大约6.4V 时、NFAULT 被激活。 同时、状态寄存器1和2中设置了一些标志(请检查原始帖子中的更新图片)。

当 VDRAIN 恢复至标称28V 时、即使将 ENABLE 引脚切换为清除寄存器、也无法重新启动 DRV。 由于  GLC (pin18)与 SPC (pin19)之间的短路、它会造成永久性损坏。

损坏发生 在 VDRAIN 下降阶段、或者在重新初始化期间(VDRAIN 恢复到标称值之后) 、输入端具有50% PWM。

当然、在初始化期间 也会清除惯性滑行位(寄存器设置为默认值)、并且在电荷泵稳定时间 Take = 1ms 期间、50% PWM 会应用于 MOS FET。

我们不知道造成损坏的原因、因为在正常运行中、VDRAIN 始终 >=17V 和<=32V、并且我们没有发生故障、因此控制了 FET。

我还可以向您发送一些 Osciots、但由于这是机密信息、请提供贵公司的电子邮件。

谢谢！  Dragos

嗨、Dragos、

感谢您的澄清。 我将与团队一起讨论、并计划将此对话仅移至内部。

最棒的

Akshay

您好、Dragos、

[引用 userid="2398" URL"~/support/motor-drivers-group/motor-drivers/f/motor-drivers-forum/1174504/drv8353-ic-permanently-damaged-during-supply-interrupt-test "] DRV 输出引脚 GLC (pin19)到 SPC (pin19)~4.7欧姆存在栅极-源极短路。[/quot]

首先，GLC 和 SPC 不能是相同的引脚19，然后如果不知道驱动程序包选项-- 8353xxx --任何人都不能读出您的想法来确认这些引脚。

[引用 userid="2398" URL"~/support/motor-drivers-group/motor-drivers/f/motor-drivers-forum/1174504/drv8353-ic-permanently-damaged-during-supply-interrupt-test ]Test Condition：VM = 15V during the test (测试期间测试条件：VM = 15V)。 VDRAIN 从20V 降至0V [/报价]

回顾波形、VDRAIN 似乎从25V 而不是20V 下降；那么为什么说20V 而不是它是什么？ 在同一波形上，V 和 U 相均标记为 V；???

 逻辑高电平的 PWM 占空比波形只有0.55v，这似乎是异常的--这是 PWM 输入引脚上的信号还是其它位置的信号？

[引用 userid="2398" URL"~/support/motor-drivers-group/motor-drivers/f/motor-drivers-forum/1174504/drv8353-ic-permanently-damaged-during-supply-interrupt-test/4438284 #4438284">当 VDRAIN 恢复到标称28V 时、即使切换使能引脚以清除寄存器、也无法重新启动 DRV。 由于  GLC (pin19)与 SPC (pin19)之间的短接而造成永久性损坏。[/quot]

出于某些原因、您的上一篇文章重复了相同的 GLC 和 SPC 的拼写错误、即相同的引脚19。 这让我认为某些封装选项的引脚19具有提供多种功能的魔力，即 GLC 和 SPC。 您能就此发表评论吗？

[引用 userid="2398" URL"~/support/motor-drivers-group/motor-drivers/f/motor-drivers-forum/1174504/drv8353-ic-permanently-damaged-during-supply-interrupt-test/4438284 #4438284"]损坏的情况 发生在 VDRAIN 下降阶段，或在重新初始化(VDRAIN 恢复到标称值后)期间 ，输入端具有50%的 PWM。

嗯、这可以很容易地识别：在 VDRAIN 关闭后测量从 GLC 到 SPC 的电阻、然后在 VDRAIN 加电后重新初始化驱动器后再执行。 不是很难吗？

Brian

要总结问题并回答 Dang Brian 提出的问题：  

 采用40引脚 VWQFN 封装的受器件影响的 DRV8353SMRTAT。

DRV Ω 影响：DRV 输出引脚 GLC (引脚18)至 SPC (引脚19)存在栅源短路~4.7 μ s。 MOS FET 不受 DRV 损坏的影响。 电路板未通电时会出现短路。 Ω VDRAIN 关断(断开连接)或 ENABLE 线路为低电平、4.7 μ A 电流始终存在、这一点无关紧要。

导致此损坏的测试条件：
在正常运行时、器件工作正常、即使电机相电流相对较大+/-20A 也是如此。
在系统电源中断期间出现问题–24V 降至0A (tfall = 1ms)、并保持0V 持续120ms、然后返回24V (trise = 1ms)
IDRIVEx 寄存器设置如下设置：
IDRIVEP_LS = 0010b = 100mA、IDRIVEN_LS = 0010b = 200mA
IDRIVEP_HS = 0011b = 150mA、IDRIVEN_HS = 0010b = 200mA
驱动的 MOS FET：IAUT150N10S5N035ATMA1

VM = 15V 在测试期间保持恒定。 VDRAIN 从24V 降至0V。 0RPM / PH_U=+5A / PH_V=-2.5A / PH_W=-2.5A 时的电机相电流。
官方测试条件是从17V 到0V 的压降、但初始电压实际上并不重要。

软件控制：
当 VDRAIN 达到17V 时、设置滑行位= 1以强制 FET 处于高阻态、因为这是系统工作范围的下限阈值电平。
恰好在滑行位设置为1后、PWM 占空比设置为50%。 从下一个图中可以看出、DRV 进入 UV、这是由 VDRAIN 6.4V 引起的、这是正常的(由状态寄存器读数确认)

对于随附的图、我为每个信号添加了测量单位。 PWM 以%占空比为单位、因此我们看到它会尝试补偿 VDRAIN 压降、直到将 Cost 位设置为1、增加2%。 然后永久设置为50%。

Akshay Rajeev 已经回答了一些问题：

1.此成本= 1请求是否会对 VDRAIN 降至0V 的内部电荷泵造成永久性损坏？ (VM = 15V 时保持)

否、因为电机电流将继续在 MOSFET 的体二极管上流动。

仅在成本= 1请求后、输入 PWM 才会设置为50%。 您能否确认成本位会覆盖 PWM 请求、但这不会导致电荷泵损坏？

是的、成本会覆盖 PWM 命令。

3.如果使能引脚切换为低电平-在 VDRAIN 恢复正常电平后进行重新配置、将 PWM 输入设置为50%。 在 take = 1ms 期间出现的这个有源 PWM 是否会导致内部电荷泵的永久性损坏？

通常 不会、正如 Akshay Rajeev 所建议的那样。 但数据表在第42页中建议："必须在器件准备好输入之前经过 tWAKE 时间。"

4.我们不确定损坏是在 VDRAIN 压降期间还是在 DRV 重新初始化阶段、当 VDRAIN 恢复到正常水平时发生的- TI 尚未确认。

我们还有一个假设、即在重新初始化期间、当使能线路被切换时、通过使用默认寄存器设置、FET 以50%的占空比进行切换、持续大约2ms、直到 SW 重新配置器件寄存器。  

5.您能否确认在初始化期间(包括 take = 1ms)这50%的 PWM 是否会因使用默认寄存器设置进行操作而对器件造成永久损坏。 我们知道、对于默认寄存器、当在+/-20A 的大电机电流上运行时、我们可能会违反 SLX DRV 引脚上的-5V 电压、但我们不确定50%占空比是否会发生相同的影响。

附件我还在 Excel 文件中添加了一些测量结果、现在滑行位设置为1。 需要注意的是、P28V_FLT = VDRAIN。 在此测试期间、为了能够捕获更多波形、VDRAIN 未强制低于6.5V、因为我们无法承受损坏另一个电路板的费用。 因此、已禁用一些其他负载以保持电容器电压存储(3个330uF 电容器)、从而使 VDRAIN 保持足够高的电平、从而在成本位激活期间捕获事件、而无需激活由 VDRAIN 压降引起的 UV。

e2e.ti.com/.../GDU-POWER-INT-_2D00_-OsciPlots-TI.xlsx

嗨、Dragos、

感谢您提供波形。

1) 1)您能否在不关闭 VDRAIN 的情况下滑行电机以查看是否发生损坏？

2) 2)您提到这是第二次发生这种情况、因为您在中仅测试了两个 IC、或者在测试的 IC 数量中、只有2个 IC 看到了这种损坏？

3) 3)为了确定何时发生损坏、请在降低 VDRAIN 后和重新初始化之前检查是否存在短路。 如果不存在损坏、则重新初始化 VDRAIN 并查看是否存在损坏。

4) 4)我还想检查滑行位的设置速度。 在为 VDRAIN 断电并将滑行位设置为17V 时、您能否提供 VDRAIN、GLA、GLB 和 GLC 的波形？

5) 5)为什么怀疑电荷泵损坏？ 您是否观察到任何问题？ 因为低侧通过 VGLS 供电、而不是电荷泵供电。

6) 6)报告了哪些故障？

最棒的

Akshay

您好、Dragos、

[引用 userid="2398" URL"~/support/motor-drivers-group/motor-drivers/f/motor-drivers-forum/1174504/drv8353-ic-permanently-damaged-during-supply-interrupt-test/4438284 #4438284"]当 VDRAIN 达到大约6.4V 时、NFAULT 会被激活。 同时、状态寄存器1和2中设置了一些标志(请检查原始帖子中的更新图片)。[/QUERP]

在波形上、nFAULT 应为低电平有效信号-低电平表示故障、高电平表示正常。 那么、当 VDRAIN 高于20V 时、为什么 nFault 为低电平(带标签的波形显示"SW state"、这意味着图形波形表示软件状态位值、而不是 nFault 输出信号？ (但是、该图似乎具有缓慢的上升时间、这不能是上升时间较慢的状态位。 我很困惑)。   

我认为驱动器芯片损坏的原因是所有输出在相对较高的电机速度下均为高阻态、并具有反馈给驱动器的高 BEMF。 为什么滑行而不是制动、在打开3个下部 FET 时更安全？

Brian

您好、Akshay、

1) 1)这正是我记录图的方法- GDU Power INT - OsciPlots TI.xlsx。 通过断开其他负载、VDRAIN 保持在6.4V 以上。 因此不会触发 NFAULT 和 UV 标志。 在我的测试期间、通过激活滑行位、即使在该相位上以+/-10A 运行也不会损坏 DRV (与最初测试的+/-5A 相比)。 我可以得出结论、如果 VDRAIN 高于 Vvdrv_UV = 6.4V、则不会发生 DRV 损坏。  

2) 2)我们已使用电流高达20A 的多个电路板~10。 损坏发生在两块电路板上、仅在电源中断测试期间。 值得一提的是 、在 第一次运行时、损坏并未立即发生。 相反、在中断时间增加且 VDRAIN 开始降低后、直到 UV 标志在6.4V 触发。 我们已应用~10中断、时间为3ms、最长为100ms、然后 DRV 损坏。 如果我们在其他电路板上尝试、很可能会再次发生该事件。

3) 3)即使在未通电的情况下、DRV 也会造成永久性损坏。 如果 VDRAIN 设置为0V 且 VM=15V、 则在 GLC (引脚18)到 SPC (引脚19)之间会出现4欧姆短路。 当然、如果加电、状态 寄存器标志也可见。 禁用器件使能=低电平、不会改变这种情况-在 GLC (pin18)到 SPC (pin19)上永久4 Ω 短路。

4) 4) VDRAIN 是 P28V_FLT 跟踪是附加的 Excel 文件中的一些图片。 如前7张图片所示、设置滑行时 VDRAIN 为~15V。

5) 5)我怀疑 CP、因为该输出是由 VDRAIN 生成的。 我 不知道 VGLS 根本没有使用 CP。

6) 6) NFAULT 被拉至低电平。  故障状态寄存器1 -位7 UVLO 和位10故障。 故障状态寄存器2 -位6 GDUV

您好 Brian、

在波形图中、故障是软件状态、这意味着当我们软件中的 HW NFAULT 被激活=低电平时、它会变为高电平。

是的、正确的做法是、图形具有低分辨率~1ms、这是对 SW 参数的捕获、以便更好地了解测试序列。 请查看随附的 Excel 文件、了解使用示波器捕获的硬件图。

测试是在没有电机的情况下执行的。 仅静态负载 L 和 R。因此没有旋转、速度= 0 RPM、角度固定为 U 相上具有+5A 电流/其他两相上具有-2.5A 电流。

嗨、Dragos、

感谢您提供更多信息。  我下周初会再回来。

最棒的

Akshay

您好、Akshay、

您是否有与此主题相关的更新？

嗨、Dragos、

对拖延表示歉意。 我们将在节假日后跟进项目。

请在本周结束前收到我们团队的反馈。 您是否能够提供原理图供审核？

最棒的

Akshay

您好、Akshay、

在分享原理图之前、我想提一下、几年前 TI 已经对其布局进行了审查、因此很难找到新的东西。 尤其是在正常运行中、一切都正常运行-导致这些问题的只是电源中断。

今天我们进行了几次调查、我们发现问题与释放 ENABLE 线路时的初始化阶段有关。

在以下图表中、您将注意到 ENABLE 不稳定。 您能否确认这种振荡可能会损坏 DRV。 还可以观察到 VGLS 和 VCP 未达到标称电平、但存在输入 PWM 需求、需要控制外部 FET (在某些情况下)。

  

您能否提供您的观察结果、重点关注不稳定的使能线以及对 DRV 芯片内部电源初始化的影响。 我们假设在某个时候 VGLS 线性稳压器可能会受到影响、但我们对内部架构没有清晰的概述。 此外，VCP 电荷泵将要求 VM 提供一些浪涌电流，这可能会导致过热... 这些只是假设、因为我们不知道芯片将如何处理快速使能切换。

谢谢、

Dragos