尝试将设计从 DRV8432更改为(显然突然从所有文档和经销商处撤下)。
首先是有关电流检测输出速度的问题-您是否有关于带宽的任何文档-例如、它是否能够显示1us 导通时间(低占空比 PWM)的电流？ 它显示的是正电流和负电流(即再生)还是仅显示正电流(必须查看两侧以标记)？ LMD18200T 中的电路速度不足以准确读取此类占空比。
数据表是初稿。 似乎有疑问的是、每个输出为3个引脚来处理电流、而与这些相同通道相关联的接地引脚在每个通道中只有一个承载电流高达10A 的引脚。 我认为、两个用于输出的引脚和两个用于相关接地的引脚更容易允许每个通道接地具有适当尺寸的布线和封装引脚以适应更高的电流。 它们相邻、因此这只是一个文档和导线键合更改。 它允许更宽的布线来处理这些器件描述的电流电平。 Vin 似乎是在内部进行总线连接、因此4个电源引脚应该能够共享电流-尤其是在驱动并非所有输出都同时拉电流的电机时。
这些器件是否能够在无需 DRV8432上所需的外部电感器(用于减缓电流上升以使电流限制电路有时间运行)的情况下处理短路？
当桥接输出(有效并联以获得更高的电流)时、建议使用哪些串联电感值来处理输出时序偏斜？
一个通道上的过流是否会将公共故障设置为禁用所有四个通道(即安全关闭任何桥接输出)？
我期待这些新驱动程序的发布。 我将其用作伺服驱动器的一部分：音圈、两相和三相。 步进电机电流控制模式在这些应用中不起作用、因此非常需要纯 PWM 输入驱动器。 DRV8432终止时未发出警告、我们感觉可能不会遵守之前为该器件发出的长交货单、因为在48小时内从 TI 和分销商处完全移除了所有数据表和参考资料！
谢谢
Don 您好、
感谢您关注 DRV8962。 在此集成式驱动器器件中、电流检测仅在高侧 FET 上进行、因此检测只在一个方向上进行。 请参阅以下代码片段。 虽然我们没有 IPROET 带宽的数据表规格、但它是一种>1MHz 的响应类型、我们从模拟电流镜得到的响应类型。
对于这个特定问题、"例如、它是否能够以1us 导通时间(低占空比 PWM)显示电流？" 对于这种情况,我们必须考虑 IPRO6,500时序图。 请参阅数据表中的第二个片段。 INx 升高后、对于典型值为1.5us 的 tBLK、IPROET 立即消隐、最小值和最大值的变化幅度约为+/- 20% 除了这种消隐时间外，IPRO61还有一个路径延迟，目前初步数据表中没有显示该延迟。 这将说明 IPROET 的趋稳时间。 在时序图中、路径延迟时间与 tBLK 并行开始。 综合值为：IPROET 输出的最佳情况为~ 2us，最差情况为3.5us。
如果考虑 IPROET 上的输出来确定闭环中的输入 PWM 占空比、则还必须考虑抗尖峰脉冲时间 tDEG、该时间通常为0.5us、最小值和最大值的变化范围为+/-20% 这如时序图中所示；IPROET 引脚上的电压达到 Itrip 电流调节的 VREF 值之后开始。
就 GND 引脚而言、虽然它似乎在输出引脚的数量上存在偏差、但许多工程决策已纳入此器件设计、其中包括适当的键合线尺寸、以支持器件数据表中规定的低 Rdson。 已针对指定的全面运行条件表征了输出电流规格。
关于短路处理、换句话说、过流保护 OCP、必须考虑 tOCP 延迟时间。 如果低阻抗短路在 tOCP 时间窗口内导致非常高的电流(远高于特定 IC 封装的 IOCP)、路径中的电感会减慢它的速度、从而在此延迟时间内不允许任何损坏。 对于任何低 RDSon 输出 FET 保护、这都是需要考虑的一个关键方面、尤其是在较高的电源电压下、输出电流上升速度可能会非常快、从而导致非常快的热点、从而可能永久损坏器件。 只会禁用发生过流的半桥、其余半桥将正常工作。
此致、Murugavel
