[参考译文] DRV8962：DRV8432至 DRV8962

Don 您好、

感谢您关注 DRV8962。 在此集成式驱动器器件中、电流检测仅在高侧 FET 上进行、因此检测只在一个方向上进行。 请参阅以下代码片段。 虽然我们没有 IPROET 带宽的数据表规格、但它是一种>1MHz 的响应类型、我们从模拟电流镜得到的响应类型。  

对于这个特定问题、"例如、它是否能够以1us 导通时间(低占空比 PWM)显示电流？" 对于这种情况,我们必须考虑 IPRO6,500时序图。 请参阅数据表中的第二个片段。 INx 升高后、对于典型值为1.5us 的 tBLK、IPROET 立即消隐、最小值和最大值的变化幅度约为+/- 20% 除了这种消隐时间外，IPRO61还有一个路径延迟，目前初步数据表中没有显示该延迟。 这将说明 IPROET 的趋稳时间。 在时序图中、路径延迟时间与 tBLK 并行开始。 综合值为：IPROET 输出的最佳情况为~ 2us，最差情况为3.5us。  

如果考虑 IPROET 上的输出来确定闭环中的输入 PWM 占空比、则还必须考虑抗尖峰脉冲时间 tDEG、该时间通常为0.5us、最小值和最大值的变化范围为+/-20% 这如时序图中所示；IPROET 引脚上的电压达到 Itrip 电流调节的 VREF 值之后开始。  

就 GND 引脚而言、虽然它似乎在输出引脚的数量上存在偏差、但许多工程决策已纳入此器件设计、其中包括适当的键合线尺寸、以支持器件数据表中规定的低 Rdson。 已针对指定的全面运行条件表征了输出电流规格。   

关于短路处理、换句话说、过流保护 OCP、必须考虑 tOCP 延迟时间。 如果低阻抗短路在 tOCP 时间窗口内导致非常高的电流(远高于特定 IC 封装的 IOCP)、路径中的电感会减慢它的速度、从而在此延迟时间内不允许任何损坏。 对于任何低 RDSon 输出 FET 保护、这都是需要考虑的一个关键方面、尤其是在较高的电源电压下、输出电流上升速度可能会非常快、从而导致非常快的热点、从而可能永久损坏器件。  只会禁用发生过流的半桥、其余半桥将正常工作。

此致、Murugavel