• 状态 Resolved
  • 已锁定 已锁定
  • 回复 11 回复
  • 订户 0 订户
  • 视图 1235 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] 栅极布线布局

admin
Guru**** 2482105 points
Other Parts Discussed in Thread: DRV8301, DRV8300, OPA607

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/motor-drivers-group/motor-drivers/f/motor-drivers-forum/1195826/layout-of-gate-traces

主题中讨论的其他器件：OPA607、DRV8301、DRV8300

您好、TI！

我对栅极布线的布局有一个问题。 我找到了一个用于计算宽耦合和边沿耦合布线电感的粗略估算公式：

显而易见、宽带耦合(方案2)布线的电感要小得多。 但我从未见过使用宽耦合布线的 PCB 布局、为什么会这样？

我能想到的唯一原因是栅极布线太短、因此并没有产生巨大的影响。 但如果布线较长(几厘米)、这将会有所不同。  

我可以考虑的另一个原因是、以宽耦合形式对栅极布线非常不切实际、因为例如、在下面的这种布局中、我需要将顶层和底层用作电源平面(PVDD、GND)(以及其他元件)。 我认为、由于热分布、我不能将电源层放在内层上。

 

这些是原因还是其他需要考虑的事项？

当栅极布线位于第2层、而顶层是接地平面时、栅极布线的电感会发生什么情况？ (如下图所示)如果它要改变电感、低侧和高侧 FET 栅极布线是否存在差异？

 

你是否知道有一本书讨论了这类内容？

提前感谢、
但以理

  • 0
    TI__Guru**** 2482105 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Daniel、您好！

    感谢您的提问。 在这个问题中可以输入 TI 产品名称吗？

    此致

    信也

  • 0
    TI__Guru**** 2482105 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Shinya：

    当然、在此布局中使用 DRV8301是因为 DRV8300是几个月前才上市的。 在未来设计中将使用 DRV8300。 MCU 是用于电流感应的 F28069m (将来将由25c、49c 或39c 取代) OPA607。

    此致、
    但以理

  • 0
    TI__Guru**** 2482105 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Daniel、您好！

    谢谢你。 此器件由不同的组支持。 我给他们发照。 请等待他们的答复

    此致

    森田真也

  • 0
    TI__Guru**** 2482105 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    谢谢你，Shinya！
    此致、Daniel

  • 0
    TI__Guru**** 2482105 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Daniel、您好！

    以下应用手册详细介绍了电机驱动系统所需的 PCB 布局注意事项：

    第4节讨论了有关栅极布线的通用布线技术、例如需要使它们尽可能宽和短。 这有助于最大限度降低电感、降低环路面积以及降低由 dv/dt 开关引起噪声的可能性。

    我建议查看应用手册、以了解要遵循的其他/其他实践、从而优化您的布局。

    此致！

    ~Alicia

  • 0
    TI__Guru**** 2482105 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Daniel、您好！

    Unknown 说：
    我需要顶层和底层作为电源平面(PVDD、GND)(和其他)。 我认为、由于热分布、我不能将电源层放在内层。

    就我个人而言、我更倾向于将电源平面 VM 和 GND 作为彼此相邻的内层、以便由这两个铜层产生更好的耦合电容。 对于功率 FET 的散热、FET 漏极焊盘周围将有更大的覆铜区、并通过多个过孔连接到 VM 层。  

    布赖恩  

  • 0
    TI__Guru**** 2482105 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Alicia：

    感谢您的回答。 我已经阅读过本文档几次。 我知道栅极布线的标准布线、但我想问一下、为什么我从未见过宽耦合栅极布线、因为长布线的电感会小得多。 如果参考平面会影响边沿耦合布线的电感、如果是、会影响该电感。

    我曾尝试在标准 PCB 设计手册中查找与此相关的书籍/参考资料、但我没有找到任何关于此特定案例的信息。

    此致、
    但以理

  • 0
    TI__Guru**** 2482105 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Brian、您好！

    感谢您的提示。 我还听说过耦合电容、但我认为在本例中、2盎司覆铜上有时为60A、可能会变得很热。 使用宽度计算器时、内层的宽度是外层宽度的三倍。 因此、我使用了外层。 我在此布局中使用的 FET 是带散热器的 TO-220。

     

    如果您说 VM 和 GND 的内层是不是之间的 PCB 核心？ 或者、您是说一个电源平面在内层、另一个电源平面在外层？

    因为在我购买 PCB 板的地方、制造商会像这样创建：

    顶部(第1层)

    预浸料= 8mil

    第2层

    内核40mil

    第3层

    预浸料= 8mil

    底部(第4层)

     

    我认为在使用顶部和第2层、或第3层和底部时、耦合电容应该更有效、或者我是否在这里遗漏了一些内容？

    此致、
    但以理

  • 0
    TI__Guru**** 2482105 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Daniel、您好！

    感谢您的澄清。 我会尽快作出回应。

    此致！

    ~Alicia

  • 0
    TI__Guru**** 2482105 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Daniel、您好！

    Unknown 说：
    我也听说过耦合电容的情况，但我想在我的例子中，有时2盎司铜上有60A，可能会变得很热。 使用宽度计算器时、内层的宽度是外层宽度的三倍。 因此、我使用了外层。 我在此布局中使用的 FET 是带散热器的 TO-220。[/报价]

    我不知道你的电机电流是60A --严重的事情。 在如此高的电流下、应确保散热比层间耦合电容的优先级更高。 在这种情况下、应将电源平面和接地平面放在外层进行冷却。  

    为了最大限度地提高耦合电容、我指定了磁芯的最小厚度。  

    布赖恩

  • 0
    TI__Guru**** 2482105 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Alicia、我认为您之所以提出这个答案是因为它在某种程度上也与我的问题有关。

    我知道这更多的是一个理论问题、但如果有更多的词语(或一些参考文献)会更好、但没有关系。

    几天前、我的一个朋友告诉我、他曾看到一块带有宽耦合栅极布线的电路板。 他们先用边缘耦合尝试,但在他们的情况下,这不起作用。 很遗憾、我不知道更多细节。

    此致、
    但以理