[参考译文] DRV8350：I_STRONG 电压

您好、Brian、

感谢您发送编修。 DRV81050的 TDRIVE 状态机在切换 FET 时使用 I_strong 作为强下拉电流。 DRV8350数据表中的图33 (复制于下方)显示了 TDRIVE 状态机的运行情况、并显示了如何相对于驱动电流使用 I_STRONG。  当 I_STRONG 处于活动状态时、GHx/GLx 应成为接地基准。 如果您的问题得到了解答、请告诉我。

此致！

戴维斯

我理解该行为 、我想知道它 能够驱动该电流的电压是多少。  在灌入2A 时、引脚上的电压是0.01V 还是2V？  相当于、  DRV8350内负责灌入该电流的晶体管的 R_DS (on)(或者可能是 V_ce (sat))是多少？

感谢您的澄清。 为了纠正我之前的说明、I_STRONG 将从栅极拉取电荷至源极、以便 VGS 低于阈值(如本应用报告： https://www.ti.com/lit/an/slva714d/slva714d.pdf?ts=1686348554147&ref_url=https%253A%252F%252Fwww.google.com%252F 中的图2-29所示)。  I_STRONG 期间的典型栅极电压将取决于提供高侧 FET 漏极的电源电压。 您能否 分享您的预期电源电压？ 我可以根据这些信息来估算 I_STRONG 期间的高侧 FET VGS。

我的 VDRAIN 范围是30V 至68V。  我计划提供一个15V 的 VM、但如果有需要、我可以轻松地进行更改。 我希望 DRV8350能够在 I_STRONG 处于0.5V 以下的期间 的灌电流250mA、从而在120C 下具有适当的裕度以达到最小 V_GS (TH)。

我的目标压摆时间为150ns、即250mA 的 IDRIVEP。 我计划使用串联电阻 (每个栅极单独使用) 控制并联 FET 栅极之间的振铃、计划从每个1欧姆开始。 每个 FET 内部还有另一个1.4欧姆(典型值)。 Q_gd 和 Q_g (th)几乎相同、因此我假设 每个关断栅极都需要 从中灌入125mA  电流、这可以使电阻上的压降为0.3V。 探测我的 初始 设计(使用不同的栅极驱动器)时、假设流入栅极和流出栅极的电流相等、这一点相当准确。

感谢链接到图表、我以前没有仔细查看过那个链接。 这确实回答了我的部分问题、显示了它是一个将栅极驱动为低电平的内部 FET、因此电压没有 V_ce (sat)分量。 不过、仍在对该内部 FET 的 R_DS (on)感到好奇。

感谢您分享这些参数、我需要与我的团队讨论这一点、并希望在本周中旬之前提供回复。

您好、Brian、

本应用手册详细介绍了如何选择最佳 IDRIVE、包括考虑 EMI： https://www.ti.com/lit/an/slva714d/slva714d.pdf?ts=1686692034258&ref_url=https%253A%252F%252Fwww.google.com%252F。IDRIVE (SINK)用于在关闭 FET 时将栅极电压驱动为等于源极电压、以使 VGS 约为0V、而 ISTRONG 可通过卸载耦合到栅极上的任何电荷来保持 VGS 约为零。 虽然 ISTRONG 可防止 dV/dt 导通、但如果压摆率过高、则输出节点上仍会存在振铃问题、会导致 EMI。  鉴于此、 建议通过实验确定安全压摆率、从较慢的 IDRIVE 设置开始、以免损坏系统。 请告诉我、这是否有帮助。

此致！

戴维斯