[参考译文] DRV8323：从睡眠模式启用栅极驱动器 DRV8323时出现问题

您好！  

为了满足唤醒条件、 当使能被写入高电平的时间达到 1ms 时、VM 必须大于至少5.4V 的内部欠压锁定条件电压。 您能否测量并提供 VM 和 ENABLE 上的电压波形、以及将 ENABLE 引脚写入高电平时 nFAULT 的状态？  

您可以通过 在使能引脚上施加"高电平到低电平到高电平转换"来生成 ENABLE 复位脉冲、其中序列的低电平周期应该随 tRST 时间 块窗口下降。

希望这些信息有助于找到解决方案。

此致、

-约书亚

亲爱的 Joshua：

感谢您的支持。 唤醒栅极驱动器问题正常。

但今天、我突然检测到有关我的硬件 PCB 的一个问题。

我的设计使用 IC DRV 8323RH、因此增益输入引脚和 VDS 引脚在设计上有一个错误：

借助 增益输入引脚、我们在下面的图中插入了2分辨率75K 至 VDD 和75K 至 GND 行：

借助 VDS 输入引脚、我们将大小47k 插入到 GND、

我知道这是错误的,它不遵循数据表,我对2引脚的交换设计是错误的(它应该是 Hz 的状态为 VDS 引 脚的阈值= 0.06 ( 2分辨75K 到 VDD 和 GND )和47k 到 GND 的增益引脚(增益= 10V/V ) )。 但现在我们无法更改硬件 PCB、因为它是在密封箱中关闭的、我们可以将其打开。

因此、我们无法  通过真正的设计更改硬件 PCB、

我知道该 IC 在具有阈值的 V 输入电压引脚之间使用比较器、我们的设计错误、

V GAIN 输入= 1.88V

V DS 输入= 0.9V

如果设计错误、IC 的增益=？ 且 VDS 阈值 =？ 并对错误的设计承担任何风险？

BRS、

朗普特

大家好、  

很高兴听到您的唤醒问题有了解决方案。  

我不建议在预期规格/电路设计特性之外运行该器件。 我将不得不使用您的独特配置来研究可能对增益和 VDS 阈值产生的影响。  

此致、

-约书亚

另一个信息，主板工作正常。

感谢您提供额外的信息、Long。

还在研究这些可能的影响/注意事项。

感谢您的耐心等待、

-约书亚

Joshua、

感谢您的回复。

那么增益是不是等于20、我已经测试并发现增益是20。 我进行了测试并得到 V Gain 输入> 1.726V、增益为20。 在我的设计中、V 增益输入= 1.88V、因此是20。 但我想知道是否有任何情况下,增益可能从10 - 20像你说的 Vds 阈值浮动,如果增益值可能浮动,这对我来说是一个大问题,如果是常数20,那就可以了。

使用 VDS 阈值如果可能在0.13至0.26V 之间浮动、并且只会 影响电路板的保护电流阈值(= VDS 阈值/ RDS_MOSFET)、只要不影响 IC 的其他元件、我认为是可以的。

请确认我、在本例中、增益是否为常数20？

BRS、

我的驱动器使用的是 MOSFET FDMS86350 RDS_ON = 2.1m Ω,如果  Vds 阈值是0.13- x -0.26,电流阈值从61A 浮动到123A 在我的应用中、永远不会达到这样的水平、我认为这里唯一的风险是、如果在驱动方面有任何注意、那么这个保护级别的电流将永远不会保护驱动器和电机。  是这样吗？

您好！

由于配置异常、如果增益完全浮动、那么就更难确定它可能出现悬空的位置。 在您看到的已知20V/V 增益之外、我不确定器件运行期间引脚的灵敏度、不认为很容易给出建议。  

关于 VDS 阈值、您可以正确地看到、它只会从61-12A 跳闸、而这可能远高于您在具体应用中可能遇到的跳闸。 您计划实现多大的标称电流？ VDS 阈值能够降至0.06V、但这同样需要更改设计。  

Unknown 说：

您计划的标称电流是多少？ [/报价]

-->我的应用程序的额定电流为3A。

Unknown 说：

VDS 阈值能够降低到0.06V，但这同样需要更改设计。  [/报价]

-->是的,设计变更是新一批产品的必要条件。  但是对于集成产品、我决定不修复电路板、因为它仍在正常工作、目前在相位测试期间、我们未检测到任何驱动器问题。

Unknown 说：

由于异常配置，如果增益完全浮动，则更难确定其位置。 在您看到的已知20V/V 增益之外、我不确定器件运行期间引脚的灵敏度、不认为很容易给出建议。  [/报价]

出于这个考虑、您能否与专业水平更高的电机驱动器 DRV8323合作提供建议？

BRS、

[/quote]

[/quote][/quote]