[参考译文] DRV8714-Q1：SPI 时钟故障

Frank：

他们是读取寄存器还是仅监测 nFAULT？  根据以下说明、nFAULT 引脚上不报告 SCLK_FLT。

另外、该数据是否被设备识别？  换言之、他们尝试写入更新的寄存器是否已更新？  数据应被忽略。

此致、

瑞安

您好、Ryan，ñ a

我们已读取寄存器、而不会监控 nFAULT。 在这种情况下、寄存器 IC_STAT1的 SPI_OK 位始终为1。  

2.可以从设备中正确写入和读取数据。

在图片中、您可以看到两个16位时钟之间的时间约为1.2us。 我们想知道 未设置 SCLK_FLT 与它相关(1.2us)。

我们想知道导致 SCLK_FLT 的所有条件。 至少目前、 我们在一个 nSCSwe 中发送了32位时钟、但尚未触发 SCLK_FLT。

嘿、荣来、

1.2us 远远超过了所需的 SCLK 最小周期100ns、因此时间不应该是问题。

您是否可以发布一个单个 SPI 事务(16位)的示波器捕获、以便更进一步地放大？ 时钟信号在以上捕获内容中显示为波浪形。   

这是在您的 PCB 还是在我们的 EVM 上？  如果是 EVM、MCU-EVM 的 SPI 跳线长度是多少？

此致！

雅各布

我们使用了逻辑分析仪来检查数据。 前16位数据是正常的。  第二个16位数据的响应是随机的。 我们是否可以假设接收到第一个16位数据并正确响应、而第二个16位数据被忽略？

嘿、荣来、

请您多给我们有关该器件的专家一天时间、以了解详情。   

我们是否可以假设 FIRT 16位数据已接收并正确响应，而第二个16位数据已被忽略？

根据数据表、SDI 引脚接收大于或小于16位的数据会导致一个 SCLK_FLT、并忽略整个事务。  您已确认事务后 SCLK_FLT 未触发、且事务已成功写入器件？  只是想确保我们正确理解问题。   

您是否能够在包含16个时钟脉冲的两个灯串之间使用更短的时间来测试它？   

此致！

雅各布

您能在16个时钟脉冲的两个字符串之间用更少的时间来测试它吗？   [/报价]

您可以看到、当 在包含16个时钟脉冲的两个字符串之间使用更少的时间读取同一寄存器(IC_STAT1)时、响应数据会有所不同。

嘿、荣来、

Hmm 很有趣。 我已经将此帖子发布给了我们的设计团队、并会让您知道他们说的是什么、尽管这可能是合理的警告、但也可能需要几天时间。   

我们是否可以假设 FIRT 16位数据已接收并正确响应，而第二个16位数据已被忽略？

如果这是您的测试显示的内容、我可以对这个问题说"是"。  首先对其进行1次测试。 读取所有寄存器2。 写入寄存器。  3.读取所有寄存器并确认仅更改了您写入的寄存器。  在几个寄存器上进行测试、如果结果得到证实、除非我能得到更明确的答案、否则我现在继续提出这个结论。

此致！

雅各布

好的、正在等待您的回复。 我们的客户非常关心结果。

尊敬的 Ronglai：  

感谢您的耐心。 我们会尽快更新您的信息。

此致！

凯尔蒂