工具/软件：
TI 团队大家好、
我在 MCU 时钟配置期间遇到了问题。 当 我尝试选择 MCLK 的时钟源 作为 HSCLK 时、我们可以在下图中看到、和 MCU 上的 i 闪存代码时、MCU 不会运行并进入不可预测的状态。 即使我不能 像以前那样刷新它。 我是否需要进行任何特定的设置？
根据技术参考手册、 SYSPLLCLK0 或 SYSPLLCLK2X 作为的来源 HSCLK 然后再设置 HSCLK 作为的时钟源 MCLK。 这是通过 MCU_HSCLKSrc 选择来完成的吗？
。 
我正在选择 MCU_HSCLKSrc 如下：
我是否需要检查任何其他参数？
此致、
Rohidas Khurange
您好 Rohidas、
Unknown 说：根据技术参考手册、 SYSPLLCLK0 或 SYSPLLCLK2X 作为的来源 HSCLK 然后再设置 HSCLK 作为的时钟源 MCLK。 这是通过 MCU_HSCLKSrc 选择来完成的吗？ [/报价]不可以、它由 MCU_PLLClock2HSCLK 配置。
因为您不共享整个时钟配置。 我建议您遵循有关时钟的 MSPM0 MCAL 示例 MCU 配置、MCLK 也通过 SYSPLL 配置。 您可以使用以下配置进行测试。
此致、
Pengfei
您好 Pengfei：
目前、我正在使用 MSPM0 MCAL 示例 MCU 配置、并根据要求进行一些更改。
我观察到系统 OSC 用作 PLL 的源、并且整个时钟系统正在 SYS_OSC 上工作。 在 CLK_OUT 引脚上、我观察到了不同的时钟：
我要将 PLL 时钟源从 SYSOSC 更改为 HFCLK。
以下是完整配置。
您好 Pengfei：
下面是更新后的配置。 我尝试使用 SYSPLL 的 CLK2X、其配置如下。 当我 在以下映像中的突出显示部分中选择 MCU_CLK_HSCLKSEL_PLL 时、MCU 将进入不可预测的状态。 如果将 MCU_CLK_HSCLKSEL_HFCLK 保持在突出显示部分中、则 MCU 正在运行、并且我可以在 ULPCLK 上观察40MHz。 我想使用80 MHz 上的 MCLK、请指导我进行以下配置。
此致、
Rohidas Khurange
你好、 Rohidas Khurange
当您 为 MCU_HSCLKSrc 选择 MCU_CLK_HSCLKSEL_HFCLK 时 、您直接使用外部 XTAL 振荡器(40MHz)作为 MCLK 和 ULPCLK 源、因此可以在 ULPCLK 上观察40MHz。 为了实现80MHz MCLK、 您需要选择 MCU_CLK_HSCLKSEL_PLL 作为 MCU_HSCLKSrc 来使用 syspll 模块。 您可以对配置 syspll 进行一些更改：
1. Mcu_Sys PLLPDIV： MCU_CLK_SYSPLL_PDIV_NONE
2. MCU_PLLClock2xDiv：MCU_CLK_SYSPLLCLKX2_DIV4
3. MCU_ULPClockDivider： MCU_CLK_UL_UDIV_2
实际上、您可以参考 SysConfig 的时钟树、以帮助了解这些参数的含义：
此致、
Pengfei
您好 Rohidas、
很抱歉我错过了一点：
我为80MHz 连接了正确的配置器、该配置器来自外部40MHz 振荡器。 您将观察 CLOCK_OUT 引脚的外部时钟输出的20MHz (来自 PA31的默认值、取决于您的端口设置)、即 ULPCLK 的2个分频器。 (ULPCLK 为 MCLK 的1/2、即40MHz、时钟输出为 ULPCLK 的1/2、由 MCU_externalClockDivider 确定)。
此致、
Pengfei
您好 Pengfei：
感谢您的意见。 我能够实现80MHz PLL 输出并在 MCLK 下获得它。
现在、我看到了不同的行为。 当通过 CCS 刷写 MSPM0G3519 LaunchPad 时、时钟和电路板正常运行。
但是、如果尝试使用同一电路板上的其他调试器(在本例中为 Trace32 - Lauterbach)重新刷写代码、则会进入硬故障状态。 原因可能是什么？
时钟配置：
HardFault 错误堆栈帧：
此致、
Rohidas
您好 Pengfei：
执行 Mcu_Syspll setting ()时发生硬故障,我们可以在下面的堆栈帧屏幕截图中看到:
