工具/软件：
在我的应用程序中、主代码启动后进入 LPM3 模式 。 在以下条件下、应用将退出 LPM3：
每个都会发生中断 15.625ms 、并为其 ISR 提供服务 不退出 LPM3 模式 。
每一次 125ms 、系统使用指令退出 LPM3、LPM4_EXIT为提供服务 超级循环 (while(1U)) 一次 、然后返回到 LPM3 模式。 该循环每 125ms 重复一次 。
这两者都是如此 LPM3 和活动模式 、 UART 保持有效 并使用运行 SMCLK 配置任何功能 、在上运行 频率与 MCLK 相同 (8MHz ) 。
根据上述条件、 此情况是否属于器件勘误表范围 声明：
“器件可能会在从 AM 转换到 LPM2/3/4 期间进入锁定状态。 在从 AM 转换到 LPM3/4 的电源模式期间请求 SMCLK 时找到。“
如果是这样、则如何退出该锁定状态。
现金奖励、
感谢您的答复。
在本例中、UART 始终处于活动状态、我们使用 DMA 自动将任何接收到的数据传输到缓冲区。
我的担心与器件勘误表相关、其中说明了这一点 在从活动模式 (AM) 转换到 LPM3 期间 （例如在 ISR 退出或状态寄存器修改期间）、如果任何外设（CPU 除外）请求 SMCLK、CPU 可能会进入锁定状态 。
我们将此错误解释如下：
我们有一个计时器中断、每 15.625ms 触发一次 。
在每 125ms （即每第 8 个中断发生一次）中、我们退出 LPM3 并while(1)在返回到 LPM3 之前服务于该循环一次。
因此、在返回到 LPM3 期间、会发生从 AM 到 LPM3 的转换。
由于我们的 UART 始终处于活动状态、因此如果在此确切转换期间通过 UART 接收到任何数据、则可能会请求 SMCLK、从而满足勘误表的条件。
我们在这种解释中是正确的吗? 如果不是、此错误 陈述的正确解释是什么。
下面是我所询问的勘误表的快照。 此外、其中一个解决方法是在接收到 UART 字节之前唤醒 CPU。
等待富有成效的回应。
感谢您的答复。
很抱歉、由于此行造成混淆、即
“在本例中、UART 始终处于活动状态。“
我的意思是、我的 UART 初始化已经完成、并配置为接收和发送。 完成此操作后、我进入 LPM3 模式、然后准备好在 LPM3 模式下接收任何字节。 这种情况是否使我的申请属于所述的错误,即
“器件可能会在从 AM 转换到 LPM2/3/4 期间进入锁定状态。 在从 AM 转换到 LPM3/4 的电源模式期间请求 SMCLK 时找到。“
如果我想在 LPM3 模式下接收一个字节而不符合上述勘误表、如何实现这一点。
接下来、我还有一个问题：
如果我们在 ACLK（即 32768Hz）上运行 UART、那么不应发生此问题、因为 ACLK 在 LPM3 模式下处于活动状态。
但在使用 ACLK 生成波特率的用户手册中、与使用 SMCLK (8MHz) 相比、TX 和 RX 误差百分比将增加。
如上图所示、RX 和 TX 误差百分比对于 ACLK 来说太高。
这些错误的确切含义是什么？ 它们是否与位时序有关？例如、在传输过程中、+16.02%或–17.19%的 TX 误差是否意味着每个位都关闭了该百分比？ 对于 RX、这一错误是 37.3%、23.24%、这意味着什么。
我们的产品具有基于光学 LED 的通信功能、这些误差在实时或现场场景中会有什么影响。
尊敬的 Cash & David：
感谢您之前的答复。
我们想进一步阐明关于 UART 运行的一点。 目前、我们正在将三个 UART 外设与三个外部器件连接、所有这些器件都使用 SMCLK 作为 BRCLK 以 9600 波特率运行 LPM3 模式中运行 。 但是、由于基于 SMCLK 的 UART 操作存在相关的勘误表、我们正在考虑切换到使用 ACLK (32.768kHz) 来实现低功耗操作。
我们查看了数据表、并观察到在使用 ACLK 时在此波特率下 RX 和 TX 误差百分比相对较高。
问题 1： — 是否可以使用此配置来处理这个高得多的错误？
但是、我有一些疑问。
如果我们使用 BRCLK = 32768Hz 且所需的波特率为 9600、那么每位理想的 BRCLK 周期数为：
32768/9600≈3.41
使用 UCBRSx = 0x92（调制位模式：10010010）、如用户指南中的建议：
TX case（以 9600 速发送）：
如果我们根据调制模式松散地估算发送侧时序、那么对于 8 位传输、每位使用的 BRCLK 数量遵循以下模式：
｛4、3、3、4、3、 3、4、3｝→总共= 27 个 BRCLK
8 位上的理想总 BRCLK = 3.41 × 8 = 27.28
因此整个字节范围内的 TX 误差为≈μ s
(27−27.28)/ 27.28 × 100 =−1.02%
这似乎低于数据表规定的 TX 误差 (~±17%)。
这个计算是否正确？
RX case（在 9600 时接收）：
RX 端包含多个错误：
同步错误：
采样频率最高可达±0.5 BRCLK。
每位调制错误：
使用 3 秒和 4 秒的模式时、调制近似为每位 3.41 BRCLK。
对于单独的位：
如果使用 3 个 BRCLK：误差=−0.41 BRCLK（≈−13%）
如果使用 4 个 BRCLK：误差=+0.59 BRCLK（≈+17%）
尽管每个位会累积此误差、但调制模式会使总漂移受到限制。 然而、将调制引起的漂移与±0.5 BRCLK 同步误差相结合、在最坏的情况下、采样点可能会漂移高达 1 BRCLK、即位周期的~33%（对于 3 BRCLK 位）。
因此、我们的主要关切是：
问题 2.
如果与 MSP 的连接器件也在使用相同的基于 ACLK 的 UART 设置进行通信（即 TX 和 RX 都受到类似的调制/同步错误）、这是否会导致显著的位时序不匹配和通信故障？
