This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
工具/软件:TI C/C++编译器
大家好,
MSP430在不同的模块上提供不同的时钟源是完全正确的。
例如,可以选择MCLK,ACLK或SMCLK作为计时器A的时钟基准
我的问题是MSP430工作的基本时钟频率是多少。
我通常对MSP430使用32.768 KHz或无晶体。
但无论我是否使用晶体,MSP430都可以始终工作。
这些是我的问题,
此致,
诺顿
您好,Norton:
我建议阅读 MSP430x4xx系列用户指南的第5节。 您可以在此处找到所需的大多数信息。 本节全面介绍了MSP430F4152内的时钟系统以及如何更改系统频率。 启动时,ACLK,SMCLK和MCLK稳定在~1MHz。
通过查看MSP430F41x2 混合信号微处理器的晶体振荡器LFXT1高频模式部分 ,您还可以看到外部晶体的最大频率为6MHz。
最后,您可以在 此处找到有关如何为此MSP430设置时钟系统的示例。
此致,
Caleb Overbay
您好,Norton:
总结您发送给我的消息:
[引述用户="yu-Chuan Chen "]
我用4MHz代替了晶体。
更改寄存器后,我使用P1SEL输出MCLK。
我不使用分频或锁环,但我的输出频率只有3MHz。
我的设置有什么问题吗?
下面是MT代码,
FLL_CTL0 |= XTS_FLL;
FLL_CTL1 || SELM_A;
FLL_CTL2 || LF1XT1S_2;
BTW,
当我使用锁环来提高频率时。
它只有7MHz。
这是我的设置代码,
SCFI0 |= FN_8 + FLLD_8;
此致,
诺顿
[/引述]
这种方法有很多问题:
此致,
Caleb Overbay
您好,Caleb Overbay,
感谢您对回复的关注和帮助。
根据你的答复,我想对我的理解进行一些检查。
以上都与你的答复和我的理解结合在一起。
我将尝试使用这种方法,这些描述是否有任何问题?
此致,
诺顿
您好,Norton:
[引用user-Chuan Chen ]我的晶体没有合适的外部负载电容。 也许这是我遇到的问题之一。[/QUOT]
通常在晶体的数据表中,它将指定有效负载电容。 您需要根据 MSP430 32-kHz晶体振荡器的2.1 部分将其填充到主板上。
如果我使用FLL_CTL1|=SELM_A,MCLK将是外部晶体,不能更高,对吗? 根据数据表,Crystal的MAX支持为6MHz,MAX MCLK支持为8MHz。 如果我需要此芯片的最高频率,最佳选择是将MCLK=DCO?[/QUOT]
正确,如果选择MCLK = ACLK= LFXT1,则MCLK的最高频率可能为6MHz。 达到8MHZ的最佳选择是使用带有3.2768万Hz晶体振荡器的FLL作为稳定DCO的参考。
当我需要使用FLL时,CLK的唯一来源是DCO对吗? 我通过MSP430Fx4xx系列的数据表P5-7检查,我只能知道ACLK路径和DCO路径上有分频器。 ACLK的除法器将ACLK设为/2,/4或/8。 SMCLK的除法器是将SMCLK设为*2,*4或*8[/QUOT]
FLL用于稳定DCO,您需要为其提供参考时钟源。 这通常是32kHz晶体,但也可以使用6MHz晶体。 您认为ACLK在其路径中有一个分隔符。 这是因为它不使用FLL,无法达到MCLK/SMCLK可以达到的所有频率。 您在SMCLK或MCLK路径中看不到分隔符,因为您可以使用FLL达到所需的频率。
此致,
Caleb Overbay