• 状态 Resolved
  • 已锁定 已锁定
  • 回复 6 回复
  • 订户 0 订户
  • 视图 731 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] 编译器/MSP430F4152：MSP430工作频率

admin
Guru**** 2524550 points
Other Parts Discussed in Thread: MSP430F4152

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/msp-low-power-microcontrollers-group/msp430/f/msp-low-power-microcontroller-forum/618830/compiler-msp430f4152-msp430-working-frequency

部件号：MSP430F4152

工具/软件：TI C/C++编译器

大家好，

MSP430在不同的模块上提供不同的时钟源是完全正确的。

例如，可以选择MCLK，ACLK或SMCLK作为计时器A的时钟基准

我的问题是MSP430工作的基本时钟频率是多少。

我通常对MSP430使用32.768 KHz或无晶体。

但无论我是否使用晶体，MSP430都可以始终工作。

这些是我的问题，

  1. 如何知道MSP430的工作频率？
  2. 如何选择MSP430工作的频率？ 我需要使MSP430以更高的速度工作。
  3. 我是否可以用高频晶体(11.0592 MHz或更高频率)替换晶体？
  4. 如果我可以用高频晶体替换晶体，是否会更改其他频率(MCLK，ACLK，SMCLK等)或操作？

此致，

诺顿

  • 0
    TI__Guru**** 2524550 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，Norton：

    我建议阅读 MSP430x4xx系列用户指南的第5节。 您可以在此处找到所需的大多数信息。 本节全面介绍了MSP430F4152内的时钟系统以及如何更改系统频率。 启动时，ACLK，SMCLK和MCLK稳定在~1MHz。

    通过查看MSP430F41x2 混合信号微处理器的晶体振荡器LFXT1高频模式部分 ，您还可以看到外部晶体的最大频率为6MHz。

    最后，您可以在 此处找到有关如何为此MSP430设置时钟系统的示例。

    此致，

    Caleb Overbay

  • 0
    TI__Guru**** 2524550 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好，Caleb Overbay，

    非常感谢。
    现在，我已经知道在示例代码中有MCLK控件的示例代码。
    我会检查一下，非常感谢。
    如果有其他问题或麻烦，我会告诉您。

    此致，
    诺顿
  • 0
    TI__Guru**** 2524550 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，Norton：

    总结您发送给我的消息：

    [引述用户="yu-Chuan Chen "]

    我用4MHz代替了晶体。

    更改寄存器后，我使用P1SEL输出MCLK。

    我不使用分频或锁环，但我的输出频率只有3MHz。

    我的设置有什么问题吗？

    下面是MT代码，

    FLL_CTL0 |= XTS_FLL；
    FLL_CTL1 || SELM_A；
    FLL_CTL2 || LF1XT1S_2；

    BTW，

    当我使用锁环来提高频率时。

    它只有7MHz。

    这是我的设置代码，

    SCFI0 |= FN_8 + FLLD_8；

    此致，

    诺顿

    [/引述]

    这种方法有很多问题：

    1. 使用外部晶体时，在执行任何代码之前，应始终检查晶体是否稳定。
      1. 示例MSP430x41x2_CLKS.c显示了如何实现这一点
    2. 无需设置FLL_CTL2寄存器
      1. 根据用户指南，当XTS_FLL =1时，FLL_CTL2被保留
    3. 您的晶体是否具有合适的外部负载电容？
      1. 这可以防止晶体以正确的频率振荡
      2. 在高频模式下使用LFXT1时，不应使用内部电容
    4. 使用 FLL_CTL1 |= SELM_A；您正在设置MCLK = LFFT1 = 4MHz
      1. 使用FLL设置DCO时，如果保留此设置，则不会看到MCLK上的更改
    5. 使用 SCFI0 || FN_8 + FLLD_8时，您似乎正在尝试将DCO设置为>32MHz，但MSP430F4152上的最大系统频率为8MHz。  
      1. 此外，当DCOPLUS = 0时，fDCOCLK =(N+1)* fCRYSTAL， 当DCOPLUS = 1时，则fDCOCLK = D*(N+1)* fCRYSTAL
      2. 因为您从未设置DCOPLUS，所以您使用的是第一个方程式，而您为FLLD_8设置的值从未应用于DCO频率
    6. 最后，使用FLL时，必须确保SCFQCTL寄存器中的N值设置正确。

    此致，  

    Caleb Overbay

  • 0
    TI__Guru**** 2524550 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，Caleb Overbay，

    感谢您对回复的关注和帮助。
    根据你的答复，我想对我的理解进行一些检查。

    1. 您的晶体是否具有合适的外部负载电容？
      >>我的晶体没有合适的外部负载电容。
      >>这可能是我的问题之一。
    2. 使用FLL_CTL1|=SELM_A;设置MCLK=LFFT1=4MHz
      使用SCFI0|=FN_8+FDDL_8时，您似乎正在尝试将DCO设置为>32MHz，但MSP430F4152上的最大系统频率为8MHz。
      >>如果我使用FLL_CTL1|=SELM_A；MCLK将是外部晶体，不能更高，对吗？
      >>根据数据表，最大晶体支持频率为6MHz，最大MCLK支持频率为8MHz。
             如果我需要此芯片的最高频率，最佳选择是设置MCLK=DCO？
    3. 最后，使用FLL时，必须确保SCFQCTL寄存器中的N值设置正确。
      >>当我需要使用FLL时，CLK的唯一来源是DCO正确吗？
      >>通过MSP430Fx4xx系列的P5-7数据表，我只能知道在ACLK路径和DCO路径上有分隔线。
      >> ACLK的除法器将ACLK设置为/2，/4或/8。 SMCLK的除法器将SMCLK设为*2，*4或*8

    以上都与你的答复和我的理解结合在一起。

    我将尝试使用这种方法，这些描述是否有任何问题？


    此致，
    诺顿

  • 0
    TI__Guru**** 2524550 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，Norton：  

    [引用user-Chuan Chen ]我的晶体没有合适的外部负载电容。 也许这是我遇到的问题之一。[/QUOT]

    通常在晶体的数据表中，它将指定有效负载电容。 您需要根据 MSP430 32-kHz晶体振荡器的2.1 部分将其填充到主板上。

    如果我使用FLL_CTL1|=SELM_A，MCLK将是外部晶体，不能更高，对吗？  根据数据表，Crystal的MAX支持为6MHz，MAX MCLK支持为8MHz。 如果我需要此芯片的最高频率，最佳选择是将MCLK=DCO?[/QUOT]

    正确，如果选择MCLK = ACLK= LFXT1，则MCLK的最高频率可能为6MHz。 达到8MHZ的最佳选择是使用带有3.2768万Hz晶体振荡器的FLL作为稳定DCO的参考。  

    当我需要使用FLL时，CLK的唯一来源是DCO对吗？ 我通过MSP430Fx4xx系列的数据表P5-7检查，我只能知道ACLK路径和DCO路径上有分频器。 ACLK的除法器将ACLK设为/2，/4或/8。 SMCLK的除法器是将SMCLK设为*2，*4或*8[/QUOT]

    FLL用于稳定DCO，您需要为其提供参考时钟源。 这通常是32kHz晶体，但也可以使用6MHz晶体。 您认为ACLK在其路径中有一个分隔符。 这是因为它不使用FLL，无法达到MCLK/SMCLK可以达到的所有频率。 您在SMCLK或MCLK路径中看不到分隔符，因为您可以使用FLL达到所需的频率。  

    此致，  
    Caleb Overbay

  • 0
    TI__Guru**** 2524550 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好，Caleb Overbay，

    我有32KHz Crystal的数据表。
    我将检查它并对我的硬件进行一些更改。
    非常感谢。

    此致，
    诺顿