This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
大家好、
一个客户有 MSP430F6736A 并且正在使用 SD24_B 来获得一个正弦信号并且 SMCLK 被用作 SD24的时钟源。 当 SMCLK 频率为1.1MHz 时、ADC 正常工作、但当 SMCLK 频率更改为24MHz 时、观察到采集样本的振幅增量。
我在这里附上了捕获:
e2e.ti.com/.../SD24_5F00_Samples.xlsx
我希望你能提供帮助。
提前感谢、
此致、
Marvin
采集样本的振幅意味着什么。 Get 波的问题是什么?
我知道 ADC 时钟不应如此高。
您好、伊斯天、
[引用 userid="372580" URL"~/support/microcontrollers/msp-low-power-microcontrollers-group/msp430/f/msp430-low-power-microcontroller-forum/1121554/msp430f6736a-increal-ining-immage/4157999#4157999]'获取的样本幅度意味着什么。 get wave 有什么问题?它们的意思是使用转换公式后的电压值、
Voltage=Sample*基准电压/满量程值。
基准电压为1.2V 和
满量程值为224755712 (OSR=607时计算)
当 SMCLK 为24MHz (23*1024*1024)时,SD24BCTL0寄存器中的 SD24DIVx 设置为22,以便调制器时钟频率 FM=1.1MHz
所采集信号的问题在于、对于相同的输入、ADC 输出会随时间的推移而增加。
对于200mV 峰峰值正弦信号、观察结果如下:
观察时间最小 ADC O/P 最大 ADC O/P 峰间值(最大值-最小值)
初始 t = 0-18285950 18854464 18854464
20分钟后-19823072 20038638 20038638
当 SMCLK 为1.1MHz 时、不会观察到此类增量。
但愿这对您有所帮助。
此致、
Marvin
这很奇怪。
客户能否通过输出来仔细检查时钟频率?
您好、伊斯天、
客户最初将 SMCLK 和 MCLK 设置为1.1MHz。 该时钟不足以进行计算、并尝试通过更改 DCO 频率将 MCLK 提高到16MHz。 MCLK 和 SMCLK 由 DCOCLKDIV 供源(默认配置)。 MCLK 和 SMCLK 变为16MHz。
由于 SD24调制频率不能是那么高、客户通过配置 SD24B 控制寄存器0中的 SD24DIVx 域来设置 SD24调制频率1.1MHz。 然后、他们 观察到该线程中提到的异常。
目前、它们通过置位 UCSCTL5寄存器中的 DIVS 域而不配置 SD24B 控制寄存器中的 SD24DIVx 域、将 SMCLK 更改为1.1MHz (MCLK = 16MHz)。 在此配置中、它们没有观察到任何此类增量(来自函数发生器的恒定输入)。
上述配置(SMCLK = 1.1MHz 和 MCLK = 16MHz)可用作问题的临时解决方案。
另外、客户检查了引脚53、但在线路中没有观察到时钟。 是否有用于观察时钟的引脚配置?
这是正确的解决方案吗? 或者是否有更好的解决方案?
但愿这对您有所帮助。
此致、
Marvin
您好、Marvin、
很抱歉迟到了。
客户需要设置 P2SEL、然后才能输出 SDCLK。
我认为解决方案 是可以接受的。
伊斯天