[参考译文] MSP430F5438A：SPI 主控模式的提前期和 LAG 时间

您好 Stefan、

我将对此进行研究、并将尽快返回给您。

此致

Peter

您好 Stefan、

通过查看有关此主题的设计详细信息和文档、MSP430F5438A 的 USCI 模块不支持需要 STE 信号有源输出驱动的模式。

从我的角度来看、这将是多主控4线 SPI 模式、其中 STE 信号用于避免主控器件之间的冲突、例如驱动两个 CLK 信号。 在该模式下、给定的 STE 信号下、主器件会将其输出切换到输入方向。

缺少 STE 输出驱动能力是器件数据表中没有请求的 STE 值的原因、因为这些值当然只在输出驱动模式下才有意义。

根据要求、可以通过 SW 和 GPIO 来模拟 STE 信号功能。 在这种情况下、CPU 将分别配置 IO、将其切换为输出、然后使用 USCI 模块触发传输、并且在字节传输后、再次切换产生 STE 信号的 IO。

当然、这种情况下的时序与 CPU 时钟速度和为这种情况编写的代码有关。

另一个选项、如果需要这个4线制多主控模式、将使用一个带有 eUSCI 模块的 MSP430器件、这是因为它支持 STE 驱动能力、这也可以根据列出了针对 STE 的请求提前期和延迟时间的数据表值来查看。

此致

Peter