[参考译文] CCS/MSP430FR4133：使用 ACLK OUT (XT1参考)通过 XIN 同步 FR2311、无法获取 FLL 锁定

您好！

FR2311的正常时钟设置使用 REFO 而不是 XT1、因为 launchpad 上没有 XTAL、并且锁定正常。 但在尝试使用具有上述设置的 XIN 时。 我根本无法使 FLL 锁定。

将 FLL 时钟输入从 REFO 更改为 XT1之间的代码差异是多少？

伊斯天

您好、伊斯天、

FR4133和 FR2311之间的同步现已完成。 我尝试将 XT1时钟驱动器降低到00、但它没有效果。 如果其他人有任何意见、请发布。

在每个例程的顶部有：

.h 文件；

#define FLLlock      ！(CSCTL7 & 0b0000001100000000)   //检查 FLL 锁定                       
#define xt1OP        ！(CSCTL7 & 0b000000000010)   //检查 XT1故障                      

.c 文件；

   if (FLLlock) GledON、halfSec、GledOFF、halfSec；否则 RledON、halfSec、RledOFF、halfSec；   //检查 FLL 锁定，GRN= LOCK           */
   if (xt1OP)   GledON、halfSec、GledOFF、halfSec；否则 RledON、halfSec、RledOFF、halfSec；   //检查 XT1故障，GRN=无故障      */

FR4133时钟文件只呈绿色闪烁；

空 Init_Clock ()
｛
   fllSTOP；
   CSCTL3 = 0b00000000000000000000；                    // REFO 高功率，FLL 基准为 XT1，FLL 分频器= 1                                       *
   CSCTL4 = 0b00000000000000000000；                    // ACLK 源为 XT1、MCLK、SMCLK 源为 DCOCLKDIV                   *
   CSCTL5= 0b000100000000；                    // VLO 关闭，SMCLK 打开，SMCLK 分频器=1，MCLK 分频器=1                                *
   CSCTL6 = 0b0000000010000000；                    // ACLK 分频器= 1，更高的功率，低频率，无旁路，1-4MHz，AGC，始终打开    */

   CSCTL0=0；                                                /*清除 DCO 设置                                                                              *
   CSCTL1=0b000000000010；                    //出厂调整，2MHz                                                                                *
   CSCTL2= 0b0001000000011111；wait100；           /* FLLD=1、FLLN= 127 MCLK=(2exp (FLLD)*2exp15*(FLLN+1))/2                  */
   fllSTART；
   while (CSCTL7 & 0b0000001100000000)；oneSec；     //允许 FLL 稳定，解锁位8，9必须同时清除，最小100mS */
   CSCTL7&= bit1；SFRIFG1&= bit1；                         /*复位 XT1故障标志、复位 SFR OFIFG XT1故障标志                            *
｝

FR2311从器件的时钟文件是：

空 Init_Clock ()
｛
   fllSTOP；
   CSCTL3= 0b00000000000000000000；                    // FLL 基准为 XT1，FLL 分频器=1 (FLLREFDIV)                                           *
   CSCTL4= 0b00000000000000000000；                    // ACLK 源为 XT1、MCLK、SMCLK 源为 DCOCLKDIV                                 *
   CSCTL5= 0b0001000000100000；                    // VLO 关闭、SMCLK 打开、MCLK 分频器=1、SMCLK 分频器=4 (1MHz)                               *
   CSCTL6 = 0b000000010001；                    // ACLK 分频器= 1、高功率、低频率、旁路、1-4MHz、AGC、常开、XT1自动关闭*/
   CSCTL8= 0b0000000000000001；                    //启用 ACLK 请求                                                                                 *

   CSCTL0=0；                                                /*清除 DCO 设置                                                                                      *
   CSCTL1=0b0000000000000110；                    //出厂调整，将 DCO 范围选择设置为8MHz                                                    *
   CSCTL2= 0b0001000001111111；wait100；           /* FLLD=1、FLLN= 127 MCLK=(2exp (FLLD)*2exp15*(FLLN+1))/2                         *
   fllSTART；
   while (CSCTL7 & 0b0000001100000000)；oneSec；    /*允许 FLL 稳定、解锁位8、9必须同时清除、100mS min     */
   CSCTL7&&位1；SFRIFG1&&位1；                   //复位 XT1故障标志，复位 SFR OFIFG XT1故障标志                                        *

Robert。
｝

您好、Robert、

1.没关系。 我没什么帮助。

2.您的意思是"将 XT1时钟驱动器降低到00"？ 您预期会出现什么现象？

伊斯天

您好、伊斯天、

CSCTL6的位6、7控制着 XT1振荡器使用的电流大小、因此也控制了输出功率。 至少这是我对文档的阅读。 因此、我将驱动(主) FR4133减小到了允许的最低驱动、以查看是否仍然可以驱动 FR2311。 我知道 ACLK 输出用于驱动 FR2311、但谁知道？ XT1的较低输出功率可能会改变 ACLK 输出。 但没有明显的变化。

Robert。