[参考译文] MSP432P401R：在 P6和 P10上使用 eUSCI_B3

您好、John、

让我检查一下这个。

谢谢 Dennis。还有一条信息：

我在 SCL 和 SDA 线路上有一个'scope、在切换端口后、似乎会发生的情况是、I2C 总线上的下一个事务似乎触发了 SCL 和 SDA 线路上的连续总线活动- STT 标志永远不会清除、 IRQ 标志永远不会被置位以表示第一个字节已经被确认、我只会看到连续总线活动(即使软件在一个断点处停止)直到我的例程超时并将 eUSCI 复位。 就好像 eUSCI 不能看到总线活动或者状态机被中断或发生了什么。 非常奇怪的行为

任何想法都非常感激！

祝你一切顺利、

John

我还没有尝试过您所做的事情、但我看到了类似的症状。 这是在 MSP430上进行的、但我怀疑其 eUSCI 与 MSP432P 有一些 Verilog。

我尝试了一个实验、在该实验中、我使用 I2C 从设备(故意)在事务中挂起总线、然后从该总线中恢复。 在此过程中、我按照有效模拟 ACK 的顺序释放了总线引脚。 这显然会触发主器件连续发送启动条件。 我从未想过这是 I2C 规范还是错误、但当我颠倒步骤(模拟 NACK)时、主器件已正确恢复。  

建议：

1) 1)通过清除 SEL 位来考虑引脚离开时总线的状态。 假设未使用的引脚对应设置为 GPIO 输入、以使外部上拉电阻正常工作。

2) 2)切换到新的 I2C 总线之前、请务必确保(电流) I2C 总线安静。 (无悬空挡块、例如)

3) 3)仅当 eUSCI 处于 UCSWRST 中时才考虑切换引脚。

我已经发展了一种在每个交易中循环 UCSWRST 的做法。 它从使用 UCASTP=2开始、这在很大程度上是需要它的、但现在我怀疑它涵盖了一组其他"罪孽"。 (它也相当便宜。)

Bruce、您好、感谢您的关注。 有趣的是，你看到了类似的东西-我认为连续启动条件可能正是我所看到的，尽管我没有仔细看总线状态....

感谢您的建议、但不幸的是、我已经关注了所有这些建议：我确实要将未使用的端口切换为输入、以便外部上拉电阻器保持总线运行状态； 我所切换的总线确实很安静(实际上、即使我切换的总线自加电以来没有活动、并且在切换前留下了明显的延迟、我也会遇到问题)； 我已经只在 UCSWRST 置位的情况下切换引脚(尽管无论哪种方式都不会产生任何变化)。

我希望丹尼斯可能会带着一些来自内桑图姆的想法回到我身边，但我对结果并不抱有希望... 我怀疑这与端口逻辑的开关限制记录不清有关，而且我有一组闪亮的新电路板，永远不会按预期工作。。。

祝你一切顺利、John

您可以理解、我没有任何内部信息、但有时内部制裁消息所需的时间比其他时间长。

较重的锤子可能是在切换引脚时将 eUSCI 完全从 I2C 模式中取出(可能是 UCMODE=0)。 我不知道这会影响什么其他寄存器、但在它的表面上是两个(附加)寄存器写入。

很显然、UCMODE=0诀窍也不起作用。 我甚至通过执行两个复位序列(上至 SPI、然后上至 I2C)来尝试它。

第一个想法是，“不停地启动”症状来自 I2C 单元，它在摆动新的引脚，但是监视旧的引脚--当它看不到一个“开始”转换时，它会尝试另一个，等等。 虽然这与我的 MSP430体验不太相符、但我不知道它有多重要。

我偶然发现了一个可能的线索：我的试验箱在任何地方都没有从器件、我的"总线"完全由内部上拉电阻器组成、因此我希望得到任何东西的否定。 起初、我忘记在 NACK 后发送一个站点、一切都很好。 然后我插入了 Stop (停止)、现在我看到了您的症状。 当然、I2C 不能毫无停止地运行、因此这不是一种解决方案、但可能是一个线索。

Bruce，您好，很抱歉耽误您的回复。。。 不、UCMODE=0的想法是我在星期五的原始帖子之前尝试过的、似乎没有帮助。 关于这个景点的有趣的观察 我会在这里过夜…

John

我想我可能已经找到了公式。 I2C 单元似乎需要在(同时) SDA 和 SCL 上看到一个低电平到高电平的转换、然后才能使其状态正确并开始查看新的引脚。 [这听起来更像是我在 MSP430上看到的内容。]

我的释放序列是[REN 位= 1、OUT 位最初= 1]

(a)将电流引脚上的 SDA+SCL 拉至低电平(OUT=0)

(b)释放电流引脚(SEL=0)

(C)将刚刚释放的引脚上的 SDA+SCL 拉至高电平(OUT=1)。

步骤(a)当然只在步骤(b)后生效、但步骤(c)会创建低电平到高电平转换。  

我不确定这在总线上是什么类型的周期。 我怀疑这不是非法的、但如果我尝试了步骤(c)的两个变体、  

(1)首先将 SDA 拉为高电平、然后 SCL [看起来像 NACK ]

(2)首先将 SCL 拉为高电平、然后将 SDA [看起来像一个停止]

(1)或(2)都可以正常工作、使 I2C 单元能够松开旧引脚。

我很确定、在空闲总线上的任何时候、停止都是合法的。 空闲总线上的 NACK 可能看起来很奇怪、但我希望从器件将其忽略。

这有点冗长、但代码不多。 如果不清楚我的 ramblings、我可以发布我正在使用的代码。

[编辑我刚刚发现内部 REN 电阻器相当弱。 如果总线上有强上拉电阻、则可能需要将上述步骤(A)的引脚驱动为低电平(DIR=1)。 它不会很长。]

您好、Bruce、

首先、感谢您对此的坚持！ 非常感谢！

不幸的是、我无法重现您取得的成功。 我可以理解您在做什么、我已经单步执行并检查了线路、以确保我在执行相同的操作(以及以全速运行、并且每个步骤之间具有较短的编程延迟)、但我仍然遇到相同的问题。 我不知道为什么我们应该得到不同的东西-除非这是与我在公共汽车上有真正的设备有关的… 我已经尝试了 NACK 和 STOP 选项、都不起作用。

这是英国的一个公共假期，所以我现在就要离开了。。。 其他要求… 明天我会做更多的

祝你一切顺利、再次感谢、

John

实际上、Bruce、也许我们做的不是完全一样的事情。 从引脚图中我有点不清楚上拉和下拉电阻器是否在 I2C 单元运行期间被打开、但您使用上拉电阻器上拉总线的事实表明它们是这样的。 在哪种情况下：当然、步骤(a)会立即下拉总线、而不是在步骤(b)中的引脚释放之后？ 因此，当引脚仍切换到 I2C 单元时，您可以有效地将其下拉，然后将引脚切换到远离 I2C 单元的位置......

如果是正确的… 我不能重复这一点、因为我在总线上具有相当强大的外部上拉电阻器。 我只能通过选择 DIR=1来下拉引脚、但这在步骤(b)之前不会生效、因为在此之前、方向由 I2C 单元控制。 因此、在取消选择之前、我无法下拉引脚...

所以也许(如果我理解正确的话，我可能不理解)这就是为什么它对我不起作用的原因。。。

J.

这是我在上面偷看的[Edit：]的观点。 REFN 电阻器几乎总是会丢失到总线上拉电阻器。

REN 电阻器处于 I2C 模式--这一情况在历史上一直是如此，引脚原理图[数据表(SLAS826G)图6-11]和观察到的行为证实了这一点。 在我再次查看之前、我没有注意到的一点是、"从模块"实际上会栅极 REN、但它会通过 DIR 多路复用器实现。 I2C 单元可以合理地(驱动低电平、浮高电平)控制 DIR 多路复用器、因此可能只有在 BUS 引脚处于高电平(未驱动)时才会启用 REN 电阻器。 正如您所说的、在空总线上、引脚实际上会在步骤(a)中变为低电平、而不是步骤(b)(很难在示波器上分辨)。

我所做的另一件事是在将引脚释放(SEL=0)之前、在步骤(a)中更改驱动(DIR=1)为低电平的顺序。 我还从堆中挖了一个随机 I2C 从板并将其连接起来。

结果：正如您所描述的那样，它失败了。 总线上的从属器件(可能只是从器件板上拉电阻器)足以打败这一把戏、甚至是驱动低电平的把戏。 即使我没有与从器件通信(设置错误的 I2C 地址)、也会发生这种情况。 一旦我从 SCL/SDA 引脚上拔下导线、它就开始工作。 "清除"波形看起来(大部分)是正确的--当我启用下拉时，我确实看到一个小的下拉阶跃，当我设置 SEL=0时，它是一个非常好的下降边沿。 但 I2C 单元似乎没有注意到(如果存在外部上拉电阻器)。

抱歉。 在这里的某个地方还可能有一个假设、但我已经没有技巧了。 [著名的最后一个词："嘿、它有多难？"]

[编辑：重要的可能不是上升沿、而是在引脚处于低电平时切换引脚(SEL)。 这就是忘记停止(时钟被扩展)的情况、正如您指出的、空总线上的 REN 下拉电阻。 但我不知道如何欺骗 I2C 单元来执行该操作。]

谢谢 Bruce，是的，你对港口的评价是完美的…

"嘿、这有多难？"  :-)    在将 UCB3路由到两组备选引脚时充分利用 TI 的理念，当时似乎是个好主意...... 啊啊…

感谢您的参与、非常感谢。 我现在可能需要继续讨论电路板的其他方面。 如果我有任何进一步的见解或发现，我会回帖 希望 TI 能提供任何信息，他们也能提供反馈

祝你一切顺利、

John

尊敬的 John：

我必须与一些人联系、看看我们是否可以跟踪并为您提供答案。  从我所读的内容来看、这是可能的、但在内部制裁中、始终有一个人知道用户指南中未发布的一个细节。  :) 我们正在进行这项工作。

谢谢 Dennis。 如果能提供更多信息、我们将不胜感激！

祝你一切顺利、John

尊敬的 John：

我有重复和问题。  我仍在努力跟踪某个人、他们会知道这应该起作用。  考虑到我已经尝试了我可以想到的一切来使它正常工作、我怀疑这可能是一个硅错误。  我会随时向您提供最新信息。

我有一个问题-为什么两个器件不能位于同一组引脚上？

尊敬的 Dennis：

感谢您的持续关注-我很高兴您能再现问题并尝试您能想到的一切-至少我不是很愚蠢！  

我为什么不能(现在)将所有内容都放在同一组引脚上？"一个简单"的答案是、这不是我设计 PCB 的方式！ 但更完整的答案是、我之所以这么设计、是因为一组器件位于设备封装外部、因此存在损坏或线路损坏的风险、我也不想恢复所有板载传感器。 因此、在一组单独的引脚上运行外部传感器-因此它们可以保持未选择状态、从而在发生故障时与板载总线隔离。 如果我有一个 UART 的话，我会把它们放在一个单独的 UART 上 但我用它们做各种事情…

感谢您的努力！ 祝你一切顺利、John

尊敬的 John：

好的。 明白了、我知道它对您的设计来说太晚了、 但您为什么不去使用其他 I2C 外设之一、例如 UCB0、UCB1或 UCB2？ (只是好奇)。

因此、如果这确实是一个错误、则需要一些时间来解决问题。  您是如何让两个器件立即工作的、还是卡死了？

我没有使用其他 UART 的原因只是因为我将所有 UART 都用于其他用途... 因此、无论如何、我只为所有 I2C 器件提供了一个免费的。 因此、使用 UCB3时、可以方便地选择两组不同的引脚、此时似乎是一个很好的计划！

我(希望能)确实在实践中有一个解决方法：另一个 B 部分 UART 是将 SPI 连接到插件器件、我们认为在我们可能的用例中、需要外部 I2C 传感器的套件中不需要 SPI。 因此、通过重新布线电路板上的信号并使用绕线、我可以将 UART 连接到外部传感器连接器、并改用 UART。 这就是我目前编写代码的方式、很明显、它工作正常。 因此，如果我们在用例评估中是正确的，那么我就有一种挽救 PCB 的方法..... 不是很优雅！

不过，最好最终了解正在发生的情况... 同样重要的是，如果真的不可能(我现在怀疑是这样)，我必须强烈建议您在其他人做出相同的设计决定之前在文档中明确说明... ;-)

祝你一切顺利、John

尊敬的 John：

好的，所以不是一个表演的障碍  我将与产品团队合作、确定这是否是错误。  我同意，它似乎应该起作用，因为《战略文件》中没有其他规定。  如果事实证明不正确、我将提交 DS 更新。  让我们将此帖子保持开放一段时间、以防我能够为您提供快速解决方案。

我唯一能够提取的线索是、如果引脚(也许只有 SCL)在开关时为低电平(被驱动)、我就成功地切换了引脚。

我实现这一目的的唯一方法是(有意)通过向不存在的从器件发出启动命令来生成 NACK、然后在发出停止命令之前切换引脚。 [工程术语："ick"。]

嗯，谢谢 Bruce，我可能会看到我是否可以复制它，如果它对我有用..... (但正如你说的，“伊克”……)

祝你一切顺利、John

如果有用、我可以发布测试代码(今天晚上)。

您好、Bruce、

很棒的发现  谢谢！

John、您是否已经在您的终端上尝试过此操作？

尊敬的 Dennis、Bruce、

很抱歉耽误你的时间-上周我不得不转至其他工作。 明天我将尝试在我的用例中测试这一点-我一定会尽快报告...

John

我现在还在寻找其他东西、我跳过了 TRM (SLAU356I) 13.2.2节("端口映射控制器")中的这句话[自首次 TRM 修订版以来就一直在那里]：

'当通过将 PxSEL0.y 和 PxSEL1.y 位更改为0来将引脚配置从外设功能更改为 I/O 功能时、器件引脚上的外部输入必须为逻辑零。'

那么、按顺序：(1)等待、什么？ 我以前没有看到过这条规则。 (2)这听起来有点模糊、就像我们正在尝试做的事情。 (3) PMAP 一章中介绍了什么内容？ 我在第12章("数字 I/O")中看不到此规则。 (4)如果您违反规则、会发生什么情况？

Bruce、这是一个非常好的地方！ 这确实看起来可能非常重要、我不得不向大家分享您的惊喜、"在 PMAP 一章中、这是怎么做的？ 我在第12章(数字 I/O)中看不到此规则？"。 我很少使用过 PMAP，所以也没注意到这一点。。

当您对此进行研究(再次感谢)时、您是否找到了一种方法来使 eUSCI 在您切换引脚的位置将 SCL 和 SDA 拉低？ 我在复制该内容时遇到了困难、查看 I2C 波形图(我不是 I2C 规范的专家)、我看不出如何实现。 如果是、您是否能够发布测试代码？

再次感谢！

John

尊敬的 John：

您是否在使用 Timer_A1或 Timer_A2？

有关这些计时器和 EUSCIB3之间共享的端口引脚的勘误表。

尊敬的 Dennis：

我正在使用计时器 A1和 A2、但在计时器 A1上、我不使用输出0 (实际上、该引脚在电路板上未连接)、而在计时器 A2上、我根本不使用任何输出-它仅用于内部计时任务。 因此、通过我的读数、我应该清楚...

祝你一切顺利、John

我在这里没有材料、但我记得在示波器迹线中、NACK 和 Stop SCL 之间保持低电平。 这就是为什么我忘记了停止、但我当时确实想知道 I2C 单元为什么这么做(这似乎不是很明显)。 我不记得当时 SDA 在做什么--它可能被保持在低水平(为停止做准备)，但这就是我在上面说“(也许只有 SCL)”的原因。

如果它仍然有用、这里是我一直使用的代码。 如果您设置 nack_stop=1、它将失败(LED 停止闪烁、其中一条总线显示非停止启动)、如果 nack_stop=0、它将成功、无论是空总线还是占用总线。 还有其他一些选择，但似乎没有任何效果，尽管我可能错过了一些组合。

观察示波器、只有 SCL 在 NACK 和 Stop 之间为低电平。

/cfs-file/__key/communityserver-discussions-components-files/166/two_2D00_12c_2D00_432.c

Bruce，您好，谢谢您的帮助，示例代码下载成功了。。。 我可能要等到周中才能尝试一下，但我一定会回来的…

祝你一切顺利、John

尊敬的 John：

我们还没有放弃。  我已经与我们弗莱辛的团队分享了我的代码和设置、他们目前正在寻找原因。  我希望他们能找到答案并尽快提供解决方案。  是的、我将采纳您关于提供更清晰文档的建议。  如果您不介意、是否可以单击"已解决"按钮立即关闭此主题？  当我从我们的团队获得明确答案时、我将返回并更新此主题。

恐怕我现在已经完全没有技巧了。 抱歉。 我希望您的权变措施能够奏效。