[参考译文] MSP430G2432：更改占空比时出现奇怪的问题

如果有用、这里是我的初始化代码...

void tmra_init (void)
｛
TA0CTL = tassel_2 | ID_3 | MC_1；// SMCLK、1MHz、上行模式
TACCR0 = 1000 - 1；// 1ms 溢出-> 1kHz 频率
TACCTL0 = CCIE；//启用中断(用于100us 上溢)

// PWM1 Setup
= TA0L1；//启用中断(用于100us 上溢)//端口2.6 (引脚19)-> PWM 切换/设置模式
TACCR1 = 0；//从0%占空比
开始 P2SEL |= BIT6；//端口2.6 (引脚19)-> CCR1输出

// PWM2设置
TA0CCTL2 = OUTMOD_6；//端口1.4 (引脚6)-> PWM 切换/设置模式
TAR2 = 0；//从0%占空比
P1SEL 开始|= BIT4；//端口1.4 (引脚6)-> CCR2输出
P1SEL2 |= BIT4；

P2DIR |= BIT6；
P2SEL |= BIT6；
P2SEL2 &=~BIT6；

//端口2.7设置
P2SEL &=~
~BIT4；P2SEL|= BIT7；P2SEL|= BIT2 |

= BIT2；TAC_TAC3 |= BIT2；// TAC_TAC2 // SMCLK、1MHz、向上计数模式
} 

这里是我更改占空比值的地方。

void set3000KdutyCycle (uint16_t Duty)
｛
TACCR1 = Duty；
｝



void set5000KdutyCycle (uint16_t Duty)
｛
TACCR2 = Duty；
｝ 

您好、Bruce、

感谢你的答复。

我了解由于 CCR 值小于 TAR 值、您错过比较后的思考过程。  我添加了这一行代码、以防止这种情况发生。

void set3000KdutyCycle (uint16_t Duty)
｛
if (Duty <= TAR)｛｝
其他
｛
TACCR1 =占空比
；｝

｝ 

不幸的是、它没有解决它。  它确实使它在不同的占空比下发生的频率降低。

我还尝试了切换至所有不同的输出模式、但没有成功。  将其从模式6更改为模式2会使信号在混乱的上升周期期间保持低电平、而不是保持高电平。

您还有其他想法要尝试吗？

谢谢

您好、Bruce、

我想您可以在这里走上正确的轨道。  这很有道理。

“我怀疑您正在更新 CCR0中断中的占空比。 您可能需要尝试启用 CCR1/2中断(TIMER0_A1_Vector)并在此处更新相关的 CCR。 通过在 CCR 匹配后立即更新、您将有一个完整周期来获取更新。 这不是一个一般的解决方案，但如果您的增量很小，它应该起作用。”

我实际上不是在 CCrO 中更新占空比。  但是、我的代码在一个定时循环中运行、当 TAR 与 TACCR0匹配时(每1ms)、这个循环启动。  因此、占空比在 CCR0中断后不久会更新。

我尝试根据您的建议进行更改。  但是、很明显、我设置了一些错误、因为我为每种情况设置了断点、程序仅在 CCR0溢出而不是 CCR1和 CCR2匹配时停止。  您看到此代码有什么问题吗？

这是我的初始化...

void tmra_init (void)
｛
TA0CTL = tassel_2 | ID_3 | MC_1；// SMCLK、1MHz、向上计数模式
TACCR0 = 1000 - 1； // 1ms 溢出-> 1kHz 频率

// PWM1设置
TA0CCTL1 = OUTMOD_6； //端口2.6 (引脚19)-> PWM 切换/设置模式
TACCR1 = 0； //从0%占空比开始
P2SEL |= BIT6； //端口2.6 (引脚19)-> CCR1输出

// PWM2设置
TA0CCTL2 = OUTMOD_6； //端口1.4 (引脚6)-> PWM 切换/设置模式
TACCR2 = 0； //从0%占空比开始
P1SEL |= BIT4； //端口1.4 (引脚6)-> CCR2输出
P1SEL2 |= BIT4；

P2DIR |= BIT6；
P2SEL |= BIT6；
P2SEL2 &=~BIT6；

//端口2.7设置
P2SEL &=~BIT7；
P2SEL2 &=~BIT7；

TA0CTL = tassel_2 + ID_3 + MC_1 + TAIE；// SMCLK、1MHz、向上计数模式、启用 TAIFG 中断
｝

这里是中断矢量...

#pragma vector=TIMER0_A1_vector
__interrupt void timer0_A1_interrupt (void)
｛
开关(TAIV)
｛
案例 TA0IV_TACCR1：
if (pred3000KDuty！=荷兰货币 Cycle3000K)
｛
TACCR1 = DutcurryCycl3000K；
pred3000KDuty = Dutcurrycle3000K；
｝
否则｛｝
中断；
案例 TA0IV_TACCR2：
if (前推5000KDuty！= Dutcurrycle5000K)
｛
TACCR2 = DutcurryCycl5000K；
将5000KDutyCycle5000K 推为
}
否则｛｝
中断；
案例 TA0IV_TAIFG：
One_ms_Elapsed = true；
中断；
默认值：
中断；
｝

｝

我在中断矢量的第7行、第15行和第23行设置了断点。  它仅在23时停止。

非常感谢你的帮助。

John

在 CCR1匹配 ISR 中更新 CCR1会导致 CCR1值递增时出现问题-在单个计时器周期内、您将获得双 CCR 匹配、这在切换 PWM 模式时很明显会导致毛刺脉冲。  

最好将 CCR1/CCR2更新置于计时器溢出中断中、而不是"在 TAR 与 TACCR0匹配时启动的定时循环中(每1ms)。"

您好、llmars、

感谢您的回复。  我认为我没有解释我做得好的事情。  当 TAR 与 TACCRO 匹配时、我设置一个标志。  然后、我的主循环仅包含检查和清除标志以及运行例程。

while (1U)
｛
if (One_ms_Elapsed)
｛
One_ms_Elapsed = false；

light_task（)；
timer_task ()；

CLR_WDT_M ()；

｝
否则{}

我首先在 TIMER0_A0_Vector 中设置此标志、但根据 Bruce 的建议、我更改为 TIMER0_A1_Vector。   

不用担心、我知道您在做什么。 重要的是、您的轮询周期方法比我提供的方法占用更多的 CPU 资源。 计时器时钟为1MHz、CPU 最大频率为16MHz、这意味着每个计时器周期只需16个 CPU 周期。 如果希望在较低的 CCR 值下进行无干扰的 CCR 更新、则不应像这样浪费 CPU 时间。 当 CCR1/CCR2等于1且更新后将为2时、即使是 ISR 方法也可能太晚、但我不能告诉您-您应该尝试(很明显、如果您选择)。

您好 Caleb、

感谢您的回复。  解决了这个问题。  可惜，我在尝试这项建议后，仍然有一个奇怪的占空比问题。  还有其他想法吗？

谢谢、

John

我应该更具体地说明我尝试了什么：)

Bruce 建议在每次比较发生时更新占空比。  因此、我更改了我的代码、这样、它不会实际更新 TACCRx 寄存器、而是设置占空比的全局变量和在下一次比较中断期间更改的标志。  

…

currDutyCycl5000K++；
update5000KPWM = true；

…… 

#pragma vector=TIMER0_A1_vector
__interrupt void timer0_A1_interrupt (void)
｛
开关(TAIV)
｛
案例 TA0IV_TACCR1：
if (update5000KPWM)
｛
TACCR2 = DutcurryCycl5000K；
update5000KPWM = false；
｝
否则｛｝
中断；
案例 TA0IV_TACCR2：
if (update3000KPWM)
｛
TACCR1 = DutcurryCycl3000K；
update3000KPWM = false；
｝
否则｛｝
中断；
案例 TA0IV_TAIFG：
One_ms_Elapsed = true；
中断；
默认值：
中断；
｝

｝ 

尊敬的 John：

感谢您的澄清。 我认为这种做法有一些缺陷，正如伊尔玛斯指出的那样：

"更新 CCR1匹配 ISR 中的 CCR1会导致 CCR1值递增时出现问题-在单个计时器周期内、您将获得双 CCR 匹配、这在切换 PWM 模式时很明显会导致毛刺脉冲。  

最好将 CCR1/CCR2更新置于计时器溢出中断中、而不是"在当 TAR 与 TACCR0匹配时启动的定时循环中(每1ms)"。

您能否尝试与上述方法类似的方法、但在设置相应的 updatexKPWM 标志后、不更改 CCRx 中断中的 CCRx 值、而是在 CCR0中断中更改它？

此致、  
Caleb Overbay

您好 Caleb、

我将中断例程更改为这个。

#pragma vector=TIMER0_A1_vector
__interrupt void timer0_A1_interrupt (void)
｛
开关(TAIV)
｛
案例 TA0IV_TACCR1：
中断；
案例 TA0IV_TACCR2：
中断；
案例 TA0IV_TAIFG：
One_ms_Elapsed = true；

if (update5000KPWM)
｛
TACCR2 = DutcurryCycl5000K；
update5000KPWM = false；
｝
否则｛｝

if (update3000KPWM)
｛
TACCR1 = DutcurryCycl3000K；
update3000KPWM = false；
｝
否则｛｝

中断；
默认值：
中断；
｝

｝ 

当我以这种方式运行它时、它确实执行了一些奇怪的操作。  输出将在2.5us 内变为高电平、并返回低电平。  

然后、我从每个 TA0CCTLx 寄存器中删除 CCIE 使能、以查看它是否起作用、以及它们现在是否无关。

// PWM1设置
//TA0CCTL1 = OUTMOD_6 | CCIE；//端口2.6 (引脚19)-> PWM 切换/设置模式
TA0CCTL1 = OUTMOD_6；
TACCR1 = 0；//开始占空
比为0% P2SEL |= BIT6；//端口2.6 (引脚19)-> CCR1 = OUTMOD/

TACCM2输出设置
//端口1.4 (引脚6)-> PWM 切换/设置模式
TA0CCTL2 = OUTMOD_6；
TACCR2 = 0；//从0%占空比
P1SEL 开始|= BIT4；//端口1.4 (引脚6)-> CCR2输出
P1SEL2 |= BIT4； 

之后工作正常、但占空比问题仍在发生。

[引用 user="Caleb Overbay"]我已经能够测试您的代码并复制您遇到的问题。

很好奇-会出现哪些 CCR1/CCR2范围更新毛刺问题？ 是低范围<= 2吗？

如果是这样、那么我将按照以下方式实现 CCR1更新：等待计时器从 CCR1 "安全距离"运行、然后更新它：

if (TACCR1 < 3)
__DELAY_CYCLLES (16*50)；//假设 timerfreq =1MHz 和 cpufreq =16MHz
TACCR1 = DutcurryCyclle3000K；
update3000KPWM = false；

[引用 user="Caleb Overbay">John、您好、

我已经能够测试您的代码并复制您遇到的问题。 我还尝试了我们在整个主题中建议的所有权变措施、并获得了与您相同的结果。 这里的优点是我们可以复制它、并且我们都位于同一页上。

遗憾的是、我仍然没有对此问题进行解释。 如您所述、即使停止计时器、然后更新 CCRx 值也无法解决问题。 这让我感到担忧、因为这是在不考虑竞争条件的情况下修改这些值的"正确"方法。

我需要做更多的测试、我将与我们的质量团队合作、了解这里的实际情况。 我会在整个过程中不断更新您的信息。

此致、
Caleb Overbay

[/报价]

您好 Caleb、

感谢您的更新。  很好、您可以重复该问题。  请告诉我您是否希望我在我的最后尝试任何操作

谢谢、

John

您好 Ilmars、  

查看干扰发生的位置后、我计算出 CCR1从值6转换到值7时、它处于范围内。 CCR0中断应该有足够的时间来更新寄存器。 即使我停止了计时器、然后更新了 CCR1中的值、问题仍然存在。

我将测试您的上述理论、并告诉您所有的结果。  

此致、  
Caleb Overbay

[引用 user="Caleb Overbay"]查看干扰发生的位置后，我计算出 CCR1从值6转换为值7时，它在范围内的某处。

CPU @8MHz 只有8个时钟周期在以1MHz 运行的定时器节拍期间执行。 在6个计时器周期内、CPU 甚至可能无法完成对整个 ISR 的处理、并且恰好在 CCR 更新指令时、计时器已达到值6且发生 CCR 匹配、PWM 输出已切换。 然后 CPU 将 CCR 值更改为7、在下一个计时器节拍上出现下一个匹配(在同一 PWM 周期内)时、输出再次切换、您会在示波器上看到毛刺脉冲。 在设置/复位或复位/设置模式下、您不会看到干扰。

我建议重新考虑 PWM 模式，将其从切换更改为设置/重置和/或重置/设置，并关闭此线程的定时器/CPU 竞争状态捕获：)

您好 Ilmars、

这也是我所期望的、但更改输出模式没有效果。 我同意切换输出模式不应用于此应用。

我今天要尝试的一些操作：

• 将10ms 更新为20ms
• 延迟一段时间后 CCRx 中断中的更新
• 使用 TimerA 模块在另一个部件上尝试

此致、  
Caleb Overbay

尊敬的 John：

我有一些好消息。 这里似乎有一个非常独特的比赛条件、我仍然没有找到确切的根本原因。 但是、如果 CCR1的值小于7、我可以通过使用 Ilmar 的建议在更新 CCR1之前添加延迟来缓解该问题：

if (update3000KPWM)
｛
IF (TACCR1 < 7)
_DELAY_CYCLES (8*50)； //假设 timerfreq = 1MHz 且 cpufreq = 8MHz
TA0CTL &=~MC_1； //停止计时器
TACCR1 = DutcurryCycl3000K；
TA0CTL |= MC_1； //启动计时器
update3000KPWM = false；
｝
否则｛｝ 

通过增加此延迟、我们将确保在将 CCR1更新为7之前 TAR 中的值至少为50。 这可以避免由于从6更新到7而发生的竞争情况。  此外、我强烈建议将 OUTMOD 更改为"复位/设置"。 通过这种方法、我们知道 PWM 下降沿始终在达到 CCRx 时、而上升沿始终在达到 CCR0时。

我将进一步深入探讨这一点、以找出根本原因、但您能否尝试一下、让我知道您的结果。

此致、  

Caleb Overbay

很棒！  我将在周一早上进行测试、并告诉您结果。  感谢 您的宝贵意见、Ilmars。

[引用 user="Caleb Overbay"[用户名="Caleb Overbay]")通过添加此延迟、我们将确保在将 CCR1更新为7之前 TAR 中的值至少为50。 这可以避免由于从6更新到7而发生的竞争情况。 [/报价]

很高兴您取得了进展、努力工作。 IMHO 计时器重新启动是超快速的、它也无助于 PWM 频率保持恒定。 BTW 的最佳做法是使用调试引脚-在 CCR 更新前设置它、在 CCR 更新后重置-以查看何时将 CCR 分别更新为 PWM 周期状态。

您好 Caleb Overbay 和 Ilmars。

这解决了 Caleb 的代码问题。  遗憾的是、当我将修复重新放入生产代码时、TACCR1线路上的最后一个周期保持高电平(当 TACCR2线路关闭时)。  

Caleb、

我将在 PM 中向您发送我的代码。

谢谢、

John

[报价用户="John Death"]我将在 PM 中向您发送我的代码。

您是否尝试了解这种情况的发生原因？ 或者"我将向您发送我的代码、进行修复"。

有什么让您感觉我不想理解这个问题？

[引用 user="John Deaton)] TACCR1线路上的最后一个周期保持高电平(当 TACCR2线路关闭时)。  [/报价]

1)不是尝试在正确的时间停止计时器并且不产生干扰、只需关闭 PWM 输出、然后禁用计时器：1)为 PxOUT 中的 PWM 输出引脚设置所需的值2)将 PW 输出引脚功能更改为 GPIO 输出3)禁用计时器。

您好 Caleb、

感谢您的登记。  是的、它似乎在工作。  您的意思是、对于这个应用、我应该已经选择了一个具有计时器 B 的 MCU？  不幸的是，我不得不选择最便宜的选项，这样会经常工作：)。  

此致、

John