[参考译文] MSP430FR2673：具有电容的 MCLK 频率

您好、Oba：

主 CLK 频率没有限制、因为它与电容式模块相关、您可以尽可能低地运行时钟频率(1MHz)。 对于工艺流程、如果您希望降低平均消耗、这取决于器件处于唤醒状态的频率。 我建议对您的应用进行一些测试、那么更快地运行 MCLK 可能是有益的、这样您可以更快地进入睡眠模式。

电容式时钟(capclk)不会具有最大的功率变化、建议对其进行调整以获得相对于功率的电容式感应精度。

此致、

Luke

您好、Oba：

时钟发生器(DCO)的最小频率为1MHz、然后分频器可帮助减少感知时钟值。 您正确、MCLK 可以运行在更低的频率、但由于它与电源有关、最大瓶颈是 DCO 将在时钟分频器之前运行的最小基础频率。 使用分压器可以节省一些电量、但不会太多。

但为了完全回答您的问题、MCLK 可以小于1MHz。

Capclk (电容模块的时钟)与 MCLK 是不同的时钟、固定为16MHz、我只是想避免对此产生任何困惑。  

如果他们主动进行测试、我会使用不同的设置进行检查。 因为他们关心的是峰值电流、所以可以按照数据表中的说明、将 DCO 降低到最低设置。  

此致、

Luke

您好、Oba：

数据表中列出的值是给定 DCO 设置的典型值。 下图显示了指定设置范围的更多详细信息。

这里的技巧是当时钟值从0变为511时、使用 DCO 帮助自行微调时钟频率。 之所以列出典型值、是因为 DCO 本身具有固有精度、在所有温度 下往往误差为±3%、在室温下误差为±1%。

对于 DCO 电源、它主要由 DCORSEL 寄存器控制。

如果存在500kHz 值、由于它位于范围的边缘、 整个温度范围内的最低值可能为485kHz 至515kHz (这是±3%)。 我建议使用 MCLK 输出来检查确切的频率。

此致、

Luke

FLL 是锁频环、有助于稳定来自 DCO 输出的频率。 分频器是您专门设置的 DCO 寄存器、在上图中您可以看到其范围为0到511。

对于用户的应用、我建议使用1MHz 或更低的频率以实现绝对最低功耗、但0.5MHz 至2MHz 范围内的任何频率都具有相当的功耗数字。

此致、

Luke