请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：MSP430FR2433 主题中讨论的其他器件：MSP-FET
您好！
我正在尝试降低 LPM4.5的电流消耗。 我正在使用 SBW、因此我使用47k 的电阻器上拉 RST 引脚、如 SLAU278AH、图2-3所述。 然后我发现内部上拉电阻默认启用(根据 UG 系列中的规定、默认情况下 SYSRSTRE = 1)。 我的问题是：
1) 1)进入 LPM4.5之前应将 SYSRSTRE 解释性清零、以最大程度地减少电流消耗？
2) 2)计算 FR2433 D/S 表6-1中规定的16nA 值时、假定内部上拉电阻已启用(没有外部47k)还是已禁用(具有外部47k)？
FR2433 D/S 表6-1说明了："如果 RTC 或 WDT 等低频外设发出请求、则可以在 LPM4期间激活 XT1CLK 和 VLOCLK。"。 我的另一个问题是：
3) 3)这对于 LPM4.5也有效吗？或者我是否可以假设在 LPM4.5中、XT1CLK 和 VLOCLK 始终处于关闭状态(不会产生额外的电流消耗)、并且没有外设可以使它们保持活动状态？
提前感谢、
毛罗
