请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：MSP430F6775A 工具与软件：
您好！
我想问问在一个示例中、在哪里把 DCO 设置为8 MHz、在 UCSCTL2寄存器中还设置了 FLLD_2。 在 UCSCTL 中设置 SELM_DCOCLK 和 SEL_DCOCLK 和 SEL_REF0CLK。 当 DCOCLKDIV 未设置为任何时钟时、是否有任何理由设置该寄存器中的 FLLD_2？ 此外、还可以安全地将8 MHz 与不带分频器的 MCLK 模块配合使用？ 我的意思是、在没有任何修改 PMM 的情况下、8 MHz 在连接到没有分频器的 MCLK 时是否也会损坏任何模块？ 我在数据表中找到了推荐设置、其中指出 PMMCOREVx = 0 to max 8 MHz、也没有注意到任何关于默认由 MCLK 供电的频率限制信息。 所以我只想确保某些资源规定、在为 MCLK 设置频率时要小心。 我还 使用 FLLD_0将 DCO 和 DCOCLKDIV 设置为8 MHz、看起来像器件正常工作一样没有发生任何变化。
