请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：MSP430F5659 工具与软件：
团队、
您能帮助回答我的客户以下问题吗？
我们在应用中使用 P1.1和 P1.2作为输入。 P1.1用作内部下拉电阻、P1.2用作内部上拉电阻。
为了实施权变措施1A (根据上文勘误屏幕截图)、我计划在启动过程中使 P1.1和 P1.2都为输出低电平、并在需要初始化 GPIO 时在我们的应用中根据需要对它们进行配置(P1.1为 I/p PD、P1.2为 I/p PU)。
我的问题是–将这两个引脚保持为输出低电平以使权变措施1A 无缝工作所需的最短时间是多少。 我在勘误表(或任何其他 TI 文档)上未找到此信息。
谢谢
Viktorija
