• 状态 Resolved
  • 已锁定 已锁定
  • 回复 5 回复
  • 订户 0 订户
  • 视图 171 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS92520-Q1：TPS92520的 V5A 和放大器；V5D 噪声和纹波要求以及与 Cbst 或自举电容器的关系

admin
Guru**** 2493545 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1488092/tps92520-q1-the-v5a-v5d-noise-and-ripple-requirement-of-tps92520-and-relationship-with-cbst-or-bootstrap-capacitor

器件型号：TPS92520-Q1

工具与软件：

您好、TI 团队

我想了解 TPS92520对 V5A&V5D 噪声和纹波的要求、数据表中未显示此内容、

或者 TPS92520 V5A&V5D 并不关心纹波和噪声、对吧？

  • 0
    TI__Guru**** 2493545 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    我们确实提供了建议的最小 V5D 输入电容、该电容与所用自举电容成函数关系、其中我们陈述了10x 规则、旨在确保当自举电容器(Cbst)充电时、V5D 电源不会下降到足以触发 V5D/A 的 UVLO  例如、如果 Cbst 为0.47uF、那么 V5D 输入电容应该为4.7uF。  我们还建议在引脚处并联一个0.1或0.01uF 电容器、以更大限度地减少纹波和噪声。   

    https://e2e.ti.com/support/power-management-group/power-management---internal/f/power-management---internal-forum/1241964/tps92520-q1-sch-review/4698752?tisearch=e2e-sitesearch&keymatch=TPS92520%252010x#4698752 

  • 0
    TI__Guru**** 2493545 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    所以如果设计遵循产品说明书指导原则、那么 V5D&V5A 的波纹或噪声最高可达 V5D&V5A 的5%？

  • 0
    TI__Guru**** 2493545 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您从何处获得了5%的波纹？？？  大多数情况下、纹波很小、如果您遵循应用电路中的建议、则不用考虑。   

  • 0
    TI__Guru**** 2493545 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    好的、我需要 V5D&V5A 的波纹标准、我们知道不同供应商电容有不同的直流偏置值、如果我们把供应商从 A 改为 B、我们在 TPS92520电路中没有考虑电容直流偏置？

  • 0
    TI__Guru**** 2493545 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    对于峰间纹波、5%的纹波是可以接受的、但您必须遵守 V5D/A 电容的10倍 Cbst (升压自举电容器)指南。  Cbst 由 V5D/A 电容充电、我们需要避免 V5D/A 上的电压在 LS FET 对升压自举电容器(Cbst)充电期间因达到 UVLO (4V)而留有一定的裕度。  这是一个简单的电荷平衡公式。  在下面您可以看到、如果您使用10x 规则、则 V5D 永远不会得到 below4.55V。  鉴于此要求所需的电容较大、Rippl 应该非常小、低于5%。