[参考译文] TPS62873-Q1：原理图审阅

尊敬的 Jeff：

请查看共享原理图、因为设计遵循参考设计、我为迟交回复道歉。

VDD_CORE_0V8：

• 最好在输入端放置2 x 0.47uF 以降低高频噪声、并且可以放置在靠近器件的位置。  
• 靠近 SoC 的电容器组为~1mF。 我们可以将本地电容器(接近 IC)减少 到1 x 47uF

VDD_CPU_AVS：

• 最好在输入端放置2 x 0.47uF 以降低高频噪声、并且可以放置在靠近器件的位置。  
• 靠近 SoC 的大电容器组。 我们可以将本地电容器(接近 IC)减少 到1 x 47uF

请在设计完成后分享布局文件。

此致、

TanVee

尊敬的 Jeff：

既然 Tanvee 已不在办公室、让我跳过讨论。

放置2个0.47uF 输出电容器、可抑制 SW 节点通常产生的高频电压尖峰。 但在其他应用中、低电容放置在靠近系统负载的位置、以过滤从降压转换器到负载点的所有高频噪声。 因此、可以采用不同的设计方法来最大程度地降低系统中的噪声。 它要么是直接来自源的滤波器、要么是位于负载侧的滤波器。

希望能解答您的疑问。

此致、

Excel