This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LM25145:FET 运行问题

Guru**** 2386600 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1487331/lm25145-fet-operation-problem

器件型号:LM25145

工具与软件:

您好、先生、

高侧 FET 和低侧 FET 的行为很奇怪。

低侧 FET 栅极波

高侧 FET 栅极波

电路图

您能检查问题并告诉我如何解决吗?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Minsu:

    您能否填写在网站上找到的该产品的快速入门计算器? 这样、我们就可以获得有关您的应用程序的所有所需信息。

    谢谢!

    Dino Maslic

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    我已附上您请求的文件。

    e2e.ti.com/.../6864.LM25145_5F00_quickstart_5F00_calculator_5F00_A5.xlsm

    此致、

    分钟

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Minsu:

    原理图看起来不错、您能将 PCB 布局的所有层发送出去吗?这样我就可以看一下。

    谢谢!

    Dino Maslic

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    捕获和上传 PCB 布局。

    第1层

    第2层

    第3层

    第4层

    请查阅。

    此致、

    分钟

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Minsu:

    感谢发送布局、我将与我的团队讨论此问题、并尽快与您联系。

    谢谢!

    Dino Maslic

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    我什么时候可以得到答案?

    谢谢!

    Minsu Park

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Minsu:

    感谢您的耐心。

    通过浏览布局、我发现了栅极驱动信号布线方面的一些关键错误。 您不应将 HO/LO 信号与 SW 位于同一电路板层、因为它可能会导致器件运行出现问题。 我们建议将 SW 放在与 HO/LO 分开的单独层上、并使用接地平面进行隔离。 请查看数据表的第11部分、其中重点介绍了应遵循的布局实践。

    谢谢!

    Dino Maslic

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    我按以下照片所示工作、指的是答案、但没有改进。

    我希望得到进一步的审查。

    谢谢!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Minsu:

    两个栅极驱动信号不应与 SW 位于同一层、如上图所示、LO 和 SW 位于同一层。 请确保它们不在同一层。

    谢谢!

    Dino Maslic

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    我将解释一下审核流程。

    1. 切断 PCB 上的 LO 引脚接线

    2. 使用单独的导线连接 LM25145RGYR 引脚13 (LO)和低侧 FET 栅极引脚。

    3. 我连接它避免 SW 接线。

    4、 操作没有改善。

    我希望得到进一步的审查。

    谢谢!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Minsu:

    只是为了确认您的意思、您是使用外部导线连接到 FET 还是使用 PCB 上的布线?

    请确认。

    谢谢!

    Dino Maslic

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    我已附上一张拍摄的照片。

    我希望得到进一步的审查。

    谢谢!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Minsu:

    使用外部线为栅极驱动器供电会提供更差的性能。 为了正确更改栅极驱动信号的布线、电路板的布局布线需要进行修订。 请按照数据表中的上述建议和建议执行操作。

    谢谢!

    Dino Maslic