[参考译文] UCC28064A：关于 Rzx、Ra、Rb 和 Rt 设置

您好、Takahara-San、  

以下是我对您的问题的答复：

(1) Rzx 的用途是限制流入或流出 ZCDx 引脚的最大电流。  ZCDx 电流的绝对最大额定值为+/ZCDx、建议目标值小于-5mA、以确保可靠性。  在 UCC28064A 数据表的第9.2.2.3节(第39页)中、公式(25)中使用了3mA 的目标来计算适当的最小电阻。  请注意、ZCD 绕组匝数比是使用公式(24)确定的。  

Rzx 的值可以高于计算出的最小值、但值过高会导致时序开通延迟、从而可能导致在高压线峰值或过零附近出现脉冲缺失。  ZCD 电路的一部分包括 ZCD 电容器(设计中的 CZAX 和 CZBX)、这将在第8.3.5节(第17页)中进行讨论。  如果在不减小 CZxX 的情况下增加 Rzx、则 ZCD 时序可能会被大幅减慢、并且当 MOSFET 导通时间在高压线路峰值处非常短时、ZCD 电压可能无法达到1.7V 布防阈值。  如果在 Vzcdx 降至1V 以下时没有为 ZCD 电路重新启动来触发下一个开关周期、开关将停止、直到由210us 重启计时器重新启动。   
这可能是导致启动时 Rz = 136kR 时输出电压波动的原因。
 
有趣的是,你发现 THDi 可以通过更高的 Rzx 值来提高。  假设您没有更改 CZxX、额外的延时时间可能会对 THDi 产生一些不可预见的有益影响。  只要额外的延迟不会导致开关脉冲丢失、就值得进一步探索以了解并利用它。  

(2) Ra 和 Rb 值较低的影响是空载待机功率损耗增加。  但需要考虑的只是 VINAC 分压器网络中可接受的功率损耗大小的问题。   VSENSE 输入电阻分压器值也需要考虑相同的因素。  

VINAC 输入端的电容器 CINACX 的作用是滤除 VINAC 信号中的高频噪声。  理想情况下没有噪声、CINACx 不是必需的。  实际上、存在 一些噪声、可能需要进行一些滤波。  过去的经验评估表明、VINAC 滤波的 R-C 时间常数不应超过~100us。   由于 Ra 的值通常远高于 Rb、因此 Rb 通过 CIINAX 有效地设置时间常数。  因此、CINACX
(3) Rt 的目的是设置最大允许导通时间、这间接设置可以提供的最大输出功率。   
在 UCC28064A 中、Rt 值越高、最大输出功率就越低、因此在最低输入线路电压下可能无法获得全功率。
相反、较低的 Rt 会提高最大功率能力、从而在过载情况下可能允许过多的输出功率。   

Rt 的正确值通常在 最大所需输出功率和最低输入电压下确定。   
第8.3.3节(第16页)讨论了 TSET 电阻对导通时间的影响、但 第9.2.2.9节(第42页)详细说明了如何计算正确的值。  公式(46)确定了正确的最大导通时间、而公式(47-49)确定 Rt 的正确电阻来获得该导通时间。  
 
公式(48)和(49)考虑了  VINAC 的电压前馈的影响、其中 eqn (48)中的(5V)^2项对应于265Vac 输入、而  eqn (49)中的(1.6V)^2项对应于85VAC 输入。  两个 RTX 中的较低者是 Rt 的正确值。   

是的、KTH_MIN 是0.36us/V、KTL_MIN 是3us/V 是正确的  
方程中的133kR 项是内部计时常数。
4.825V 是 Vcomp 钳位到4.95V 时 COMP 具有的最大电压(根据公式(4)：ton =(Vcomp -0.125V)*kT)。  当 Vcomp = 4.95V 钳位时、  (Vcomp -0.125V)= 4.825V。   

RT 的最小值为66.5kR。  该电阻在 IC 内产生一个电流、该电流会镜像到多个子电路。  较低的 Rt 会产生较高的内部电流、这会使这些微镜饱和并导致不可预测的时序、并且可能导致其中一些子电路中的金属化或器件过载。  请勿将 Rt 值降低到66.5kR 以下。

在将 Rt 设置为在85Vac 下的最大功率后、它应该适用于所有高于该值的电压... 115Vac、220Vac、264Vac。   
不期望 Vout 仅在220Vac 下会下降到360V、但 在所有其他电压下会调节到400V。   
我认为其他一些问题导致了220Vac 时的电压骤降、可能导致影响 VSENSE 的噪声或不正确的 ZCDx 输入等问题。
当 Vac 再次高于220V 时、调节不良效应会得到缓解。    
我认为这不是一个 Rt 问题、应该发现并纠正造成下垂的真正原因。

此致、
Ulrich

你好、 Takahara-San、  

(2)根据我的经验、我更喜欢 RC<100us。  160us 仍然可以工作、但滤波器时间常数越高、对变化的反应就越慢。  

对于 VINAC 输入、过零检测对于阈值为0.35V 的线路压降检测功能非常重要。
过多的滤波电容将使过零平滑、例如、VINAC 可能不会降至0.35V。  将无法实现线路压降功能、并且在压降结束后可能会产生高峰值输入电流。

对于 VSENSE 输入、对负载阶跃的反应将延迟、Vout 可能会下降至低于预期。  

我的原陈述是正确的："因此、CINACX > RB、 CINACX

(3) Rt 对 Vout 没有长期影响。  在稳定状态下、输出电压通过比较 VSENSE 与内部3V 基准电压的电压环路进行调节。   
在瞬态条件下、可能会有比标称 Vout 小幅度的临时过冲、 但在 100毫秒左右内恢复调节。  轻度 OV 受 OVP1保护的限制、而总体 OV 受 OVP2保护的限制。   
RT 过高会降低最大导通时间并降低输出功率。  
RT 过低 会降低最大导通时间并允许更高的输出功率。  在瞬态条件(例如线路阶跃)期间、缓慢的 V 环路可能会暂时允许更高的输出功率、从而提高 Vout、直到 V 环路可以将 COMP 电压调整到较低水平以重新获得稳压。 OVP1操作可防止 Vout 过高。

对于公式(48), 我认为它是正确的,如书面,但我不确定。  和您一样、在我看来 、(48)应该使用 VIN_MAX、以便与 KTH 和(5V)^2项保持一致、但我认为推导更复杂、不符合眼图。  我必须对此进行调查。
但我认为是正确的、因为 VIN_MAX 的 Rt 值 大约是现有结果的1/10、我想 我们会收到许多关于不良设计的投诉。

此致、
Ulrich