This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] UCC21551:UCC21551技术问题:成本结构、高频可靠性和故障模式

Guru**** 2484615 points
Other Parts Discussed in Thread: UCC21551, UCC21520

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1500477/ucc21551-technical-inquiry-on-ucc21551-cost-structure-high-frequency-reliability-and-fault-modes

器件型号:UCC21551
主题中讨论的其他器件: UCC21520

工具/软件:

您好、

我们想了解有关 UCC21551隔离式栅极驱动器的以下三个技术主题:

与 TI 的其他2通道增强型隔离栅极驱动器(例如 UCC21520)相比、UCC21551的价格显著降低。
我们假设这种成本差异可能是由于功能集、内部架构、隔离规格或制造工艺方面的差异造成的。
您能否说明有助于降低成本的主要技术或设计权衡?

在商用交流线路相关噪声(例如50Hz 或60Hz 波形泄漏或交流纹波电压)持续耦合到隔离式栅极驱动器高侧端子的应用中、
是否担心由于内部隔离栅或输出级上的应力而导致的长期可靠性、降级或异常行为?
具体来说、如果此类低频交流噪声长时间跨隔离栅叠加、这是否会影响绝缘寿命或功能稳定性?
如果存在与此用例相关的任何内部评估或设计指南、如果您能分享这些详细信息、我们将不胜感激。

在半桥配置中、如果高侧和低侧 FET 同时意外导通(即击穿情况)、
隔离式栅极驱动器内预计会出现哪种失效模式?
我们尤其关注输出级的潜在损坏机制、内部电路击穿或此类应力下的绝缘故障。
在此条件下、如有任何已知的故障分析或测试结果、我们将不胜感激。

此致、

Conor

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Conor:

    感谢您对我们的器件感兴趣、并向我们提出这些问题。

    1.) UCC21551采用最新的 TI ISO 工艺、并使用更大的晶圆(UCC21551中为200mm、尺寸为21520至300mm)制造。 这与更小的裸片设计相结合、UCC21520和 UCC21551之间的成本结构得到了显著改善。 考虑到这一点、释放 UCC21551的目的是解决 UCC21520中的许多常见失效模式问题、并最终创建更强大的版本。 出于这些原因、我强烈建议考虑使用 UCC21551而非 UCC21520。

    2.) 这些隔离式栅极驱动器用于预计会出现噪声瞬变的高压/电源系统中。 产品数据表中的绝缘规格(参见下面的代码片段)可以很好地参考该驱动器能够承受的条件类型。  

    3.) UCC21551没有我们的某些单通道隔离栅极驱动器那样的任何故障检测或电流保护功能、因此必须在外部实现该功能。 但是、当 UCC21551上启用互锁功能并提供正确的原理图和布局指南时、不应该出现两个 FET 同时导通的情况。

    希望这有所帮助。 如有其他问题、请随时在下方提出。

    此致、

    Hiroki

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    嗨、Hiroki、

    感谢您的答复。

    2.) 这些隔离式栅极驱动器用于预计会出现噪声瞬变的高压/电源系统中。 产品数据表中的绝缘规格(参见下面的代码片段)可以很好地参考该驱动器能够承受的条件类型。  [/报价]

    我们已经知道、数据表根据 IEC 标准定义了隔离规格、即 IC 可以处理的噪声量。 我们想知道的是、TI 是否在持续向高侧端子施加商用交流线路相关噪声的应用中提供有关 IC 长期可靠性(其寿命)的任何信息。

    3.) UCC21551没有我们的某些单通道隔离栅极驱动器那样的任何故障检测或电流保护功能、因此必须在外部实现该功能。 然而、当 UCC21551上启用互锁功能并提供正确的原理图和布局指南时、不应出现两个 FET 同时导通的情况。

    您是正确的、必须进行设计、确保两个 FET 不会同时导通。 但是、在单独的应用中、必须考虑"意外和意外行为"。 是否提供了有关高侧和低侧 FET 同时意外导通时失效模式的任何信息?

    谢谢、

    Conor

    [/quote]
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Conor:

    TDDB 曲线是否足以解决您的问题?  

    如需更多信息、请参阅 https://www.ti.com/lit/ml/slyy191/slyy191.pdf 

    如果高侧和低侧 FET 同时意外导通、是否提供了有关失效模式的任何信息?

    哪些具体信息会有所帮助? 通常、当系统中高侧和低侧 FET 同时导通时、很难找出 FET 或栅极驱动器发生故障的根本原因。 电压或电流瞬态可能导致 FET 元件出现故障、但也会由于米勒电荷注入而导致栅极驱动器意外导通。

    通过更大限度地减小栅极环路电感并在 FET 栅极到源极添加一个10k Ω 下拉电阻器、可避免米勒感应导通。 可以实施其他方法(例如米勒钳位)来进一步防止这种情况发生  

    以下是有关米勒钳位的更多信息: https://www.ti.com/lit/ab/slya091/slya091.pdf?ts = 1744656496204&ref_url=https%253A%252F%252Fwww.google.com%252F 

    希望这有所帮助。 如果您有任何其他问题、欢迎随时在下方提出。

    此致、

    Hiroki