This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS6594-Q1:TPS65941319-Q1的上拉电源轨

Guru**** 2466550 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1514654/tps6594-q1-pullup-power-rails-for-tps65941319-q1

器件型号:TPS6594-Q1

工具/软件:

您好、  

TPS65941319-Q1适用于 AM65 Sitara 处理器的 PMIC 用户指南 中有一个表格、指出 PMIC_nRSTOUT 应上拉至 VDA_MCU_1V8:

然而、文档的图3-1显示了 I/O 电源引脚 VIO_IN 由3.3V 电压轨供电:

这似乎与 TPS6594-Q1的数据表相矛盾、后者指示 nRSTOUT 位于 VIO 域内。

 

由于 VIO_IN 由3.3V 电源轨供电、nRSTOUT 在 VIO 域中、因此不应该将其上拉至 VDD_MCUIO_3V3、而不是 VDA_MCU_1V8?

请提供建议。 谢谢你。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Michael、

    您说得很好、这是一个疏忽、数据表未明确说明逻辑可能处于3V3的 VIO 输入范围内、只有在超过该值的情况下、我才理解问题。 这是允许的、从电源轨和时序的逻辑分组的角度来看、请将 PMIC_nRSTOUT 引脚连接到 VDA_MCU_1V8。

    我希望这能回答您的问题、

    Nicholas McNamara  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    这确实回答了我的问题,谢谢!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    顺便说一下、将 PMIC_nRSTOUT 连接到 VDD_MCUIO_3V3有什么缺点?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Michael、

    我评论了时间、但可能还有其他问题、例如分割域、建议确保所有功能都可用。

    BR、

    Nicholas McNamara