This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] HD3SS3220:我们如何通过 EC 控制 ENn_CC、以确保正确重新启用而不会导致问题?

Guru**** 2457760 points
Other Parts Discussed in Thread: HD3SS3220

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1518108/hd3ss3220-how-could-we-control-enn_cc-via-ec-to-ensure-proper-re-enablement-without-causing-issues

器件型号:HD3SS3220

工具/软件:

尊敬的先生:
我们有一种主板设计、将 HD3SS3220用于 USB Type-C 端口、原理图如下:


为了省电、系统会在 OS 进入 SHUTDOWN 模式后禁用 VBUS 电源。
但是、我们遇到了一个问题、即 USB3功能在系统再次上电后变得不可用。
USB3故障似乎与重新施加 VBUS 后缺少 CC 重新协商有关。
我们进行了一个实验、其中重新启用 ENn_CC (引脚29)信号解决了 USB3问题。 因此、我们考虑使用 GPIO 来控制 ENn_CC。

但是、数据表未提供 ENn_CC 控制的详细时序要求或行为。 我们担心不正确的 ENn_CC 控制可能会引入副作用。
您能否提供通过 EC 控制 ENn_CC 的时序指南或建议、以确保正确重新启用而不会导致问题?


以下是使用按钮连接的引脚29和 GND 进行的重新启用实验的操作:


步骤1:当系统关断时、EC 将禁用负载开关、并且 VBUS = 0V  
此时未按下该按钮、因此 ENn_CC 悬空。

步骤2:当系统上电时、按下按钮并将 ENn_CC 拉至低电平。
这将启用 ENn_CC、引脚27 (ID)被拉至低电平。
EC 检测到 ID = 0并打开负载开关、将 VBUS 恢复到5V  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Cho:

    ENn_CC 确实在数据表中列出了一些上电时序、以及一些示例图:

    通常、您需要等待5V 电源轨保持稳定、然后再控制 ENn_CC、5V 电源轨保持稳定和将 ENn_CC 引脚拉至低电平之间大约2ms 的时间。

    如果 HD3SS3220上的5V 电源轨连接到 VBUS、还是单独的5V 电源轨?

    您是正确的、如果您将 VBUS 拉至低电平、则需要重新协商 CC 连接、因为 VBUS 与 CC 协商过程相连。

    我建议要么通过 MCU 的 GPIO 或 SOC 的 GPIO 从外部控制引脚、要么使用与您现在类似的开关。

    谢谢、

    Ryan

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    HD3SS3220的 VDD5 (引脚30)是我们系统中的一个单独的5V 电源轨、未连接到 VBUS。

    系统关断后、  HD3SS3220上的5V 电压轨和3.3V 电压轨保持始终开启。 我们仅使用 EC 来关闭 VBUS 电源(请参阅原理图中的 U34负载开关、其中 VBUS =+V5_USBC1)。
    因此、5V 和3.3V 电源轨在关断后均保持稳定状态。 它与数据表图7-3中所示的条件不同。

    以下是目前建议的时序图。
    由于  HD3SS3220上的5V 和3.3V 电源轨都保持通电状态(除非移除系统适配器)、我们想问:
    EC 应如何在下面以黄色突出显示的区域控制 ENn_CC 引脚? 是否有任何特定的时序要求?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Cho:

    [引述 userid="62705" url="~/support/power-management-group/power-management/f/power-management-forum/1518108/hd3ss3220-how-could-we-control-enn_cc-via-ec-to-ensure-proper-re-enablement-without-causing-issues/5837654 #5837654"]

    EC 应如何在下面以黄色突出显示的区域控制 ENn_CC 引脚? 是否有任何特定的时序要求?

    [/报价]

    我认为在5V 和3.3V 电源轨上电时、ENn_CC 引脚的外部时序有任何特定的时序要求。

    如果您在禁用 VBUS 的同时将 ENn_CC 拉至高电平、这会导致 CC 连接完全断开、与移除 VBUS 相结合会导致整个 USB3信号断开。 然后、在 PS_ON#变为低电平后、您可以将 ENn_CC 拉至低电平、这样 CC 线路可以重新协商 USB3连接、并且 EC 可以控制在 CC 协商将 ID 引脚拉至低电平后何时发送 VBUS。

    我想说、您可以在 PS_ON#变为高电平或禁用 VBUS 的同时将 ENn_CC 拉至高电平、然后可以同时或在系统电源重新开启后的一小段时间内拉至高电平、这样在 USB 通信再次发生之前、有时间为系统供电。

    谢谢、

    Ryan

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Ryan、

    感谢您的帮助。