工具/软件:
您好、我有关于 TPS3707的应用相关问题、需要您的帮助。
问题如下:
在其中的配置中 TPS3707的 WDI 引脚 连接到 FPGA GPIO 引脚、即 WDO 引脚 连接到自己的子模块 MR 引脚 和 复位引脚 用作其他电路的全局复位信号输出、会出现以下情况:
板首次上电时、TPS3707通电、但 FPGA 尚未驱动 GPIO 引脚(即 WDI 信号既不会保持高电平、也不会保持低电平)。
-
默认 WDI 状态 : TPS3707的 WDI 引脚的默认电气状态是什么(例如弱上拉、下拉或高阻抗)?
-
看门狗激活 :
-
在这种情况下、是否会激活看门狗计时器?
-
什么是 器件的响应 是否需要看门狗激活(例如、从高电平到低电平、从低电平到高电平的转换、或者其他情况)? 请列出所有要求。
-
-
防止激活的配置 :如果主处理器打算在初始加电期间避免激活看门狗,应如何配置 TPS3707或如何管理 WDI 信号?
请针对这些问题提供详细的技术解释。
