请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：BQ77915 工具/软件：
你好
我有几个问题：
1.-为了使我的上升/下降时间更快、我使 Rdsg = 330 Ω、RGS_DSG = 10K Ω->这可以吗？ 对我来说、它是有效的、但长期而言、这对芯片来说还是可以的？
2.-当我有我的负载 连接,并通过断开一个感应电压从巴特里帕克,使 OW 故障。 然后、重新连接缺失的 OW 检测电压导线>我的 DSG FET 发出的噪音似乎无法完全导通。 它仅流过 应流过的完整电流的一小部分。 但是、当我断开负载 并重新连接时、就像 FET 能够完全导通、他们会停止发出噪声。 此时充满电流也会流动。 为什么会这样？
3.-当我禁用负载移除并进行短路时、芯片在 tcd_rec 时间(通常为500ms)后是否重新打开 FET？ 我的意思是缩短电路可能仍处于活动状态、那么芯片是否一直在导通和关断 FET？ 或者它的行为比什么？ 我想测试短路、如上所述、我已禁用负载移除。 那么 芯片将如何反应呢？
谢谢
Silvan