• 状态 Resolved
  • 已锁定 已锁定
  • 回复 5 回复
  • 订户 0 订户
  • 视图 49 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS4811-Q1：虽然 TPS48111-Q1 在没有 MCU 的情况下单独工作、但用户可以异步发送 INP_G 和 INP 上拉信号

admin
Guru**** 2419530 points
Other Parts Discussed in Thread: CD40194B

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1523411/tps4811-q1-while-tps48111-q1-works-alone-without-mcu-can-user-send-the-inp_g-and-inp-pulling-up-signal-asynchronously

器件型号：TPS4811-Q1
主题中讨论的其他器件：CD40194B

工具/软件：

尊敬的团队：

客户希望使用没有 MCU 控制的 TPS48111-Q1。

它们通过电阻分压器将 EN/UVLO 和 INPG/ INP 连接到 VS 引脚 48V。 在这种情况下、INP 和 INP_G 几乎同步上拉。

现在、它们的控制序列需要先上拉 INP_G、然后再上拉 INP、从而减小浪涌电流。

BU 站点如何推荐这种基于非 MCU 的附加电路？

 cd40194b 在这里是否合适？

https://www.ti.com/lit/ds/symlink/cd40194b.pdf?CD40=1749124449060&ref_url=https%253A%252F%252Fwww.ti.com%252Fproduct%252Fzh-ts tw %252FCD40194B

此致、

Hank Lin

  • 0
    TI__Guru**** 2419530 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Hank、

     CD40194B 是数据表中的双向移位寄存器、“不推荐用于新设计“、因此我认为不建议使用此值。  

    如果没有 MCU、很难做到这一点、但  错开从 48V 电压轨获取的两个 GPIO 信号、使它们在不同时间变为低电平、一 种方法是在第二种电压轨的栅极上使用两个带有 RC 延迟网络的 N 沟道 MOSFET。 每个 GPIO 都上拉至 48V 并通过其各自的 FET 下拉至低电平。 第一个 FET 栅极直接由 48V 信号驱动、从而使其能够立即导通。 第二个 FET 栅极连接到同一控制信号、但串联了电阻器和电容器（RC 网络）、从而导致其开通时间出现延迟。 可以使用公式 t≈0.7 × R×C 来设置延迟。例如、使用 100kΩ 电阻器和 0.1μF 电容器可实现大约 7 毫秒的延迟。  

    此致、
    Tim  

  • 0
    TI__Guru**** 2419530 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Timothy：

    感谢您对外部 RC 延迟电路的建议。 但是、很遗憾的是、空间不足以允许客户添加 FET。

    它们是否可以轻松应用以下电路？ （VIN-CN = VIN1 = 48V，相同网络连接在一起）

    此致、

    Hank Lin

  • 0
    TI__Guru**** 2419530 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Hank、

    我正在检查这是否可行。

    此致、
    Tim  

  • 0
    TI__Guru**** 2419530 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Hank、

    这在理论上是有效的、但时序和电容可能会有点棘手。  该器件的逻辑高电平最大为 2V。 您本质上必须调整电容器的大小、以便 INP_G 引脚在 INP 引脚达到 2V……时不会开始充电 这可能会使启动位因时序而变得不可预测。

    此致、
    Tim  

  • 0
    TI__Guru**** 2419530 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的洛根：

    您的意思是、如果单个 TPS48111-Q1 芯片具有 1.6V V_INP_H、2V V_INPG_H、  

    我们需要考虑到这种最坏的情况、我的理解是否正确？

    顺便说一下、我是否可以知道 INP 和 INPG 引脚的典型阻抗？

    最好的评价

    Hank Lin