This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] UCC21551:高侧驱动器不导通

Guru**** 2374090 points
Other Parts Discussed in Thread: UCC21551
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1528077/ucc21551-high-side-drivers-not-turning-on

器件型号:UCC21551

工具/软件:

您好、

低侧输出正常工作、但高侧输出无法开启。  在 U18 上、我使低侧驱动器 (VG Q5) 导通 7.5ms、然后关断 1ms、然后导通高侧驱动器、但仿真仅在~10us 内提供输出 (VG Q4)。  

死区时间约为 65ns。 另外、输出有一个嘟嘟声、不确定会发生什么。  

如果您遇到任何问题、我们将不胜感激。  

  e2e.ti.com/.../Sim2_2D00_no-zener-diodes.zip

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Aquiles:

    我首先建议探测下面以红色圈出的节点、以确保:

    • 栅极驱动器输入引脚信号达到阈值以开启和关闭输出
    • 电源开关栅极以所需速度正确充电和放电

    关于栅极驱动器周围元件的一些注释:

    • 初级侧:
      • 输入 RC 滤波器电阻和电容值似乎非常高、这可能会对逻辑信号产生过阻尼
        • 尝试使用介于 10-100 Ω 和 10-100pF 的电容值之间的电阻值
    • 次级侧:
      • 栅极电阻和 VDD 至 VSS 大容量去耦电容器似乎过高
        • 10uF 与 100nF 和低于 100 Ω 的栅极电阻器并联、更适合降低功率耗散并改善去耦电容器的频率响应(以获得更好的噪声性能)

    此致、

    Hiroki

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    嗨、Hiroki、  

    感谢您的答复。 我已经回顾了您关于此主题的其他讨论、您的帮助对设计空间非常有用。

    以下是您建议的设计更改和不建议的 INA/INB 输入和栅极电压图像。 无论输入滤波或栅极驱动电路如何、高侧驱动器在系统导通(栅极 Q4)时都会因某种原因卡在高电平。 使用适当的值可以提高性能。 附有新值的电路图片。  

    -一些背景:我们正在研究具有不同滤波和去耦值的电路的行为(我们的旧设计)。 这就是某些元件与其建议值不同的原因。  

    请让我知道您的想法。 U18 和 U19 的卡在高电平输出是相同的。  

    -AP

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Aquiles:

    非常感谢您的反馈和及时跟进。

    我试图让仿真在我这边工作,但也有困难!

    看起来即使将 INA 短接至 GND、也不会影响 OUTA 卡在高电平状态、这表明了功率级中的某个问题。

    您是否可以尝试分离初级侧 GND 和次级侧 GND(电源 GND)? 此外、您可以尝试将 CAP-连接到电源 GND 吗?

    如果问题仍然存在、请附上最新版本的仿真文件、我将继续调试此仿真问题。

    感谢您的耐心。

    此致、

    Hiroki

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    嗨、Hiroki、  

    是的、我们发现 GND 导致了问题。 将 CAP-连接到 GND (0) 会使 U18 OUTA 正常工作。 将初级侧和次级侧 GND 分开可提供更真实的结果 IMO:

    –5V GND 连接至初级侧。 使用 0 GND 为仿真提供初始基准。  
    –15V GND 连接到次级侧和标记为 GND_POWER 的电容器。

    分离 GND 还会导致仿真略微不稳定。 使用 1mV 的电压容差、1uA 的电流容差、0.01 RELTOL 以及与 10k ITL4 自动收敛可得出大约 50%的成功率。 有关新电路和图、请参阅下面的图像。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我们使用 H 桥拓扑中的栅极驱动器为螺线管生成脉冲。 现在仿真的最大问题是 Q4 的栅极没有保持足够长的时间 (Q4 在大约 1ms 后关闭、而应该保持开启 7.5ms)。 增加自举电容大小会延长这段时间、但我不知道还会发生什么。  

    您对此问题有何见解? 您是否知道 UCC21551 模型或规格中可能影响该性能的任何细节? 是否有关于 PSPICE 内置 IGBT 模型的任何可能导致这个问题的详细信息?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Aquiles:

    很高兴 GND 的问题得到了解决。

    如果自举电容器取决于 Q4 栅极中的因素、并且无法保持足够长的导通时间、可能是:

    • 自举充电路径中电阻过大
      • 自举电阻器、外部导通栅极电阻器、内部 IGBT 栅极电阻
    • 低侧不够为自举电容器充分充电

    降低自举充电路径中的电阻、以及在低侧导通时间较长的情况下进行测试、应该会对该问题产生影响。

    请告诉我这是否有效。

    此致、

    Hiroki

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    嗨、Hiroki、

    调节自举电阻可以带来一些改善、但即使栅极电压保持高电平、Q4 的 C-E 电压仍会在 2-3 ms 后下降。 我们发现负载主要影响此性能、 我们使用 1 个等效螺线管与 3 个等效螺线管模拟了负载、并使用 1 个螺线管正常工作。 请参阅随附的图片和文件。 是否知道更改负载会改变 IGBT 输出?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Aquiles、

    TI 在 7 月 4 日设有正式假日、E2E 回复将延迟到下周 7 月 7 日开始。  Hiroki 或其他专家将在下周办公室开放时回复。

    此致、