This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LM7480-Q1:DGATE 下冲

Guru**** 2378640 points
Other Parts Discussed in Thread: LM7480
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1536144/lm7480-q1-dgate-undershoot

器件型号:LM7480-Q1
主题中讨论的其他器件:LM7480

工具/软件:

大家好
我们使用 LM7480 来防止过压、过流和负载突降、并确认其正常工作。
后续电路的设计注意事项




我们发现了测量波形的一个问题。
器件在 DGATE 和 A 端子之间的绝对最大额定值指定为–0.3V 至 15V、如下所示。


我们根据 JASO D001 标准(类似于 ISO 16750-2 和 ISO 7637-2 标准)测试的波形如下所示。
DGATE 和 A 端子之间在电压低于–0.3V 时有大约 10ns 的下冲

CH1:黄色:电源输入
CH2:绿色:Q3 FET 源极(A 引脚)Ω
CH3:蓝色:Q3 漏极
CH4:Red:Q3 Vgs
从上至下的右侧窗口:VGS 最大值、VGS 最小值、电源输入最大值。


由于这是使用高压差分探头进行测量的、因此探头的电容或电感可能会影响测量结果。
1.这种现象可能对设备产生哪些负面影响?
2.这个问题有哪些可能的解决办法?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Ryouhei:

    DGATE 在什么测试条件下下降? 我的意思是、所做的导致 DGATE 从高电平下降到低电平。

    此致、

    Shiven Dhir

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Shiven:

    该测试根据 JASO D001 标准通过负载突降测试来检测过压、HGATE 首先关闭。
    接下来、由于输出电容器、C 端子侧的压降较慢、而 A 端子侧由于二极管和 R804 而具有快速充电压降、因此 DGATE 关断。

    此致、

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Ryouhei:

    您看到的时间范围 (<15ns) 的 DGATE 下冲是可以接受的、不应该担心。

    此致、

    Shiven Dhir