• 状态 Resolved
  • 已锁定 已锁定
  • 回复 8 回复
  • 订户 0 订户
  • 视图 105 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LM5146-Q1：如何避免两个 MOSFET 之间发生击穿

admin
Guru**** 2538955 points
Other Parts Discussed in Thread: LM5164-Q1, LM5146-Q1

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1537539/lm5146-q1-how-to-avoid-shoot-through-between-two-mosfets

器件型号：LM5146-Q1
主题中讨论的其他器件：LM5164-Q1、

工具/软件：

尊敬的专家：

我的客户 (Enpower) 正在测试 LM5164-Q1、发现降压电路的两个 MOSFET 会被 Vgs 振铃击穿。 我们有什么建议可以避免击穿吗？ 谢谢。

此致、

Ryker

  • 0
    TI__Guru**** 2538955 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Ryker、

    请发送原理图和 MOSFET 器件型号。 是否安装了栅极电阻器？ 就不应该有任何击穿。

    高侧 FET 栅极波形上的振铃是由寄生栅极环路电感引起的、因此必须将 HO 和 SW 布线在一起并使这些布线合理地短（有关更多详细信息，请参阅数据表中的 EVM 布局和布局指南）。

    此致、

    Tim

  • 0
    TI__Guru**** 2538955 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Tim：

    请参阅以下信息。 谢谢。

    • MOSFET 数据表：

    e2e.ti.com/.../Yangjie_2D00_YJD45G10AQ.pdf

    • LM5146-Q1 PCB 布局：

    e2e.ti.com/.../PCB-Layout-of-Vgs.zip

    • LM5146-Q1 原理图：

    • 此外、他们还在 EVM 上发现类似的振铃、捕获的波形如下所示：

    此致、

    Ryker

  • 0
    TI__Guru**** 2538955 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Ryker、

    随着 SW 电压的上升、LO 上会出现一些振铃、因为电流通过 FET 的 CDG 并通过内部和外部栅极电阻耦合到栅极。 只要 LO 上的弯曲低于米勒平台、就不会发生跨导。

    尝试选择具有较低 Rgate（内部）的 FET、最好采用寄生电感低得多的 5mm x 6mm 封装。

    此致、

    Tim

  • 0
    TI__Guru**** 2538955 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Tim：

    除了更改 MOSFET 之外、您还有其他减少振铃的建议吗？ 因为客户已在当前的电路板中固定了 MOSFET。 谢谢。

    此致、

    Ryker

  • 0
    TI__Guru**** 2538955 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Tim：

    Enpower 还发现了  EVM 的跨导问题、如下面的波形所示。 测试条件为：

    • VIN：30V
    • 输出电压：24V
    • ILOAD：0A（Enpower 自己的电路板上有 1A 负载）

    此致、

    Ryker

  • 0
    TI__Guru**** 2538955 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Ryker、

    这里是如何测量电流的？ 如果您在此处显示 HO-SW 和 LO 波形、则不会有任何会导致击穿的过冲。

    PS：CCM 中空载时的降压转换器相对于负载条件具有不同的 SW 节点电压行为。 电感器电流主要用于转换 SW 电压、死区时间超时为~40ns。 您在这里看到的可能是寄生电容电流。

    此致、

    Tim

  • 0
    TI__Guru**** 2538955 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Tim：

    除了更改 MOSFET 之外、您还有其他减少振铃的建议吗？ 因为客户已在当前的电路板中固定了 MOSFET。

    让我清除以下波形：红色为 LO、黄色为 HO-SW、绿色为 Q2 的电流（飞轮 MOSFET）

    R&D 还使用 1W 负载测试了 EVM、发现了类似的 击穿（峰值电流也超过 5A）。  寄生电容是否会导致如此高的电流？ 您能否在 EVM 中确认并分享测试条件？

    此致、

    Ryker

  • 0
    TI__Guru**** 2538955 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Ryker、

    这看起来像是栅极驱动电流和/或电流与 SW 电压转换重合。 例如、当 LO（红色迹线）变为高电平而 HO-SW（黄色迹线）关闭时、就会出现电流脉冲。 肯定不会同时导通两个 FET。

    当 LO 变为低电平且 HO-SW 变为高电平时（此处的重叠最少）、会发生另一个转换。 请还提供 SW 电压。 如果发生任何击穿、都会导致 SW 电压的压摆率发生变化。

    这里是如何测量电流的？ 看一下满载

    这些波形总的来说看起来非常干净。

    此致、

    Tim