This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS3600:从 Vcc 切换到 Vbatt 时的压降

Guru**** 2442090 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1536836/tps3600-voltage-drop-when-switching-from-vcc-to-vbatt

部件号:TPS3600

工具/软件:

使用 TPS3600D33 器件、VIT 典型值= 2.93V

VDD 和 VBAT = 3.3V

从 VDD 切换到 VBAT 时、VOUT 从 3.3V 降至 2.9681V。 如何尽可能减小压降?  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 William、

    您是否能够分享用于此设计的原理图?

    Jesse  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    兹随附原理图

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 William、

    在 VOUT 转换期间、BATTON 的状态是什么?  

    杰斯  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    BATTON 从低电平变为高电平。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 William、

    由于 PMOS 在转换期间仍导通、因此 VDD 变为低电平可能会下拉 VOUT、从而导致观察到的压降。 是否可以移除 FET 并查看该压降是由于器件在电源之间转换还是通过外部方式被拉至低电平所致。

    Jesse