This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPSM33625:TPSM33625 在连接负载后通电时损坏。

Guru**** 2468610 points
Other Parts Discussed in Thread: TPSM33625, TPSM33625EVM

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1530176/tpsm33625-tpsm33625-is-damaged-when-power-is-applied-after-connecting-the-load

器件型号:TPSM33625

工具/软件:

TPSM33625 器件从我们的产品接收单个+30Vdc、输出四个输出电压、其中+4V 和+3.3V 的负载电流分别为 0.6A 和 0.4A。 首先、连接每个负载并施加+30V 的输入电压。 应用后、电源会立即进入 C.C 状态、TPSM33625 器件已损坏。 我们确认、使用 DMM 测量时、器件第 4 个输出引脚的电阻为 0 Ω。 我们正在查询损坏的原因以及在查看我们的电路图、制造的 PCB 照片等后如何解决

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Nam:

    这种情况是否持续发生? 或者它只发生在一个 deisgn 上。 原理图看起来很好。 您可以发布布局吗?

    谢谢、

    Andrew

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    大家好、此器件在我们产品的 PCB 中持续损坏。 我们将很快组织并上传实际产品的 PCB 布局。 它在我们单独制作的评估板(如下图所示,FR-4 2LAYER)上正常工作。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Nam:

    我注意到 VIN 输入端没有低 ESR 电容器和高频 0.1uF 电容器。 添加这些器件有什么帮助吗?

    这就是 EVM 上的配置。

    是否可以得到芯片熔断时的启动波形?  

    谢谢、

    Andrew

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好
    我按如下所示修改了电路、并且元件损坏已消失、但 VP-p 性能不好。 我想问一下如何改进它。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Nam:

    您是否在输入端添加了一个 100nF 高频旁路电容器和一个 4.7uF 电容器? 还可能有助于在输出端使用低 ESR 陶瓷电容器。

    谢谢、
    Andrew

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    大家好、我是一名公司代表、他正在测试器件以将其应用于实际产品。

    TPSM33625 器件持续损坏、因此我们购买并验证了您的 TPSM33625EVM、并确认可正常运行。

    当我们在我们自己生产的验证板上使外设电路(尤其是 UVLO)保持不变时、器件损坏就会停止并正常运行。

    请参阅下面的比较结果。

    最后、我有两个问题。

    1. 首先、UVLO 电路处理完毕后器件损坏就停止了、那么必须应用该电路吗?
    2. 其次、VP TPSM33625EVM 上输出电压的纹波 PS-P 特性更好、因此我想问这种性能是否是由于输入滤波器效应所致。

     

    谢谢你。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Nam:

    1.您实现了什么 UVLO 电路。 我不确定您的意思。 您能分享这个电路吗?

    2.您可以尝试短接滤波器并去除滤波电容器和 VOUT 纹波应该仍然良好。 EVM 具有优化的布局和输入/输出电容器。

    谢谢、

    Andrew

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    UVLO 电路是 TPSM33625 数据表第 16-17 页中描述的电路、它在 EVM 中的实现方式相同、这意味着我们也应用了它。  即使移除了输入电源滤波器、Vout 纹波也不会有明显变化。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Nam:

    UVLO 电路会在器件导通时延迟、因此布局应用中的浪涌电流可能会导致 VIN 尖峰。 如果复制 EVM 的布局、我认为您不会出现该问题。 由于它可以解决您的问题、因此我建议使用 UVLO 电路。 在最坏的情况下、您可以始终将顶部电阻填充为 0 欧姆、并将底部电阻保留为 DNP。

    谢谢、

    Andrew