[参考译文] UCC28064A：GDA 和 GDB 输出停止

Hello Hirotsugu-San,   

VINAC 信号本身的失真不会停止 GDx 脉冲。  
但是、有一些外部条件会导致 GDX 丢失。  

屏幕截图的分辨率很低,网格线模糊,但 GDX 脉冲的间隙似乎略小于 5ms/div 主时间分频的 1/10。  细分为 500us/div、在这一规模上、差距似乎大约为 200us。  

这表明 ZCD_A 和 ZCD_B 信号未能达到其中一个阈值（1.7V 上升或 1.0V 下降）、以保持转换模式开关运行。  
当 ZCD 信号不足以达到阈值时、开关停止。  UCC28064A 中有一个“看门狗“计时器 (Tstart)、它将在每个栅极驱动器上每 210us 触发一次重启脉冲、以尝试在 ZCD 丢失时恢复开关。  

由于该事件发生在输入电压非常低的过零附近、因此我怀疑 ZCD_x 电压在 MOSFET 导通期间无法上升到足够高以达到 1.7V 布防阈值、因此未启用 ZCD 电路以在当前开关周期结束时触发下一个开关脉冲。  

尽管这 可能 不是理想情况、但交流过零处的开关损耗也未必是一个重大问题。  
如果必须消除该差值、则可能需要重新设计 ZCD 电路、尤其是为了提高信号电平而更改匝数比。  

这种 GDx 间隙也可能是由短暂的输出过压引起的、但由于它发生在过零附近、我认为很不可能。  

此致、
Ulrich

嗨、Hirotsugu-San、   

如前所述、VINAC 上的失真不会导致 GDX 中断。  然而,任何导致 VINAC 失真的事件也是 GDX 中断的最可能原因。  

当断电时、VINAC 在零伏或接近零伏处有一个平坦点、因此我怀疑交流输入也有一个零伏的间隔、这可能导致 ZCD_x 输入的电压不足、无法继续进行转换模式开关。  

请检查这些事件的交流输入。  

有趣的是、VINAC 在 0V 的持续时间比 GDX 中断要长得多。  这意味着 ZCD_x 信号比 VINAC 信号更快地恢复到正常工作电平。  这意味着交流输入比 VINAC 信号指示的时间早上升到 0V 以上。  
请同时检查这种情况。  
VINAC 信号是否不仅是整流交流线路上的电阻分压器、而是由其他一些电路通过延迟使能进行控制？  

在任何情况下、首先查看交流输入端发生的情况、然后是交流整流器后的电压、以及在此事件期间 ZCD_x 信号的情况。  
VINAC 信号失真是事件的副产品、但它确实 为进一步调查实际原因提供了线索。  

此致、
Ulrich  

嗨、Hirotsugu-San、   

从最新的波形来看、是的、有道理的是 ZCDx 信号的丢失会导致 GDX 停止。  

由于浪涌晶闸管的开关、VINAC 上的失真也很合理。
VREC 显示桥式整流器之后电压的实际开关、但 VINAC 上的噪声滤波电容器会滤除开关、只能看到平均电压（由电阻分压器缩小）。

ZCD 阈值电平可能有足够的变化、因此 7 个电路板中的 5 个会出现这个问题、但我认为这种可能性不大。   
我认为、晶闸管开关或电感 ZCD 绕组耦合的变化可能比 ZCD 阈值中的变化更多。   

该波形是 ZCD 绕组电压本身（由于具有高量程 50V/div）、您可以看到它在交流线路交叉频率下降至~0。   

这就是 ZCDx 信号丢失且开关停止~210us 的地方、直到内部重启计时器重新启动开关。 此时、电桥后的电压低于正常电压、因此似乎出现不规则的开关恢复。  

我认为晶闸管可以与 UCC28064A 搭配使用以防止浪涌电流、但看起来晶闸管保护功能的激活频率高于必要频率。  一旦浪涌完成且输出电容器充电、晶闸管应在 每半个周期内持续导通。    
请检查晶闸管栅极驱动器、以查看是否存在导致晶闸管在低电压下快速导通/关断的因素。  也许这是可以防止的。  

此致、
Ulrich

嗨、Hirotsugu-San、   

某些故障（如 OCP 和 OVP）将完全同时停止 GDA 和 GDB。  
如果高压线路电压峰值太接近 Vout、则可能会在过零和高压线路的峰值处发生 ZCD 损耗、但通常 ZCDA 和 ZCDB 的损耗不会同时发生、并且 GDx 丢失之间可能有一个或几个周期。  

在这种情况下、我认为中等到重负载会将 Cin 电压拉至 PGND、而由于电感器上的电压不足、ZCDx 会丢失。
在轻负载条件下、Cin 可以保留电荷、IT 电压可能不会达到 0V、因此可以生成 ZCDx、并且可以在过零后继续进行开关。  

我认为过零处的切换差距不是件坏事、尽管这对某些人来说可能会令人沮丧。

浪涌晶闸管（在上述代码片段中标识为 SCR）将在其电流变为零时关闭。  
当 Vin 上升到 0V 以上时、它应该每半个周期再次导通一次、但是、我认为它应该保持导通状态、而不是在半个周期的~25%时间内动态地产生脉冲。  

这种行为并不一致、而是跳过了几个半个周期（并非总是相同的半个周期数）、因此我认为该行为可能会有一些热原因、即锁存电流电平在预热几个半个周期后会变得略高。  然后在半个周期中冷却、因为在半个周期中它不会保持启动状态、并且“循环“会重复。  或者、出现与我描述的类似的现象。

在任何情况下、我认为 失真都是一个 SCR 参数或 SCR 栅极驱动问题、而不是 PFC 控制问题。     
开关间隙是由于 ZCDx 损耗造成的、通过增加 Cin 的值（但这会在轻负载下增加更多失真）或通过改变升压电感器上的 ZCD 绕组匝数比（但这会增加高压线路上的 ZCD 电流应力）、可以略微减小开关间隙。  
 在所有条件下都可能无法消除这一差距。   

如果 这一小差距不令人反感、则可接受为正常操作、无需更改设计。  

零星的 SCR 失真需要进行某种设计更改才能消除。  

此致、
Ulrich