[参考译文] UCC5390：UCC5390SC 已损坏。

尊敬的 Ari：

这听起来像是输出级损坏的常见情况。 通常、这与开关节点上的高振铃和驱动 FET 的 Vgs 有关。 您是否有开关节点 (VSW) 或栅源电压 (Vgs) 的任何波形？

以下是我的建议、按优先顺序排列。

1.通常可以使用高压总线导轨去耦来抑制开关节点振铃。 在高侧导通期间、开关节点短接至总线、并且任何开关节点谐振也会出现在总线上。 如果您可以使用电解电容器严重抑制总线去耦、则可以使用全栅极驱动强度：

2.否则,您可以牺牲驱动强度和开关损耗,对由 ldrain 和 CSW 形成的寄生 LC 振荡电路进行更柔和的冲击。 以下示例展示了 UCC5350 使用 Rg=1 Ω 驱动 NVHL080N120SC1。 Vgs 在 CH1 上、VSW 在 CH4 上。

减少振铃的一种方法是将开关边沿速率减慢至谐振频率以下。 您可以通过增大栅极电阻器（此处为 RG=5）来实现这一点

3.或者、您可以添加一个外部栅极电容器、将交流负载添加到瞬态注入。 如您所见、这会增加栅极驱动器上的电流负载、甚至会增加 VSW 振铃。 (Rg=1、Cgs = 1nF)：

这是一款 SiC FET、在导通和关断期间、其活动区域具有低跨导。 如果使用 Si FET、这种振铃将要高得多。

此致、

Sean

尊敬的 Ari：

您能否在上面的原理图上画一条线来避免出现 VEE2 与 GND1 的耦合？ 假设您有一个通过电源以 VEE2 为基准的中性节点？

隔离式栅极驱动器的优势之一是其将输出侧与逻辑电平输入去耦。 这样、就可以在逻辑电平输入损坏之前在输出端产生更高的振铃。

如果 VEE2 与 GND1 之间存在高耦合、则似乎可以通过 VCC1-GND1 注入高 dV/dt。 此器件具有边沿触发的 ESD 单元、如果输入电源承受>5V/us 的电压、这些单元将导通。 除非您限制该电流、否则产生的击穿电流可能会损坏 ESD 二极管并为输入电流形成并联路径。

您能否尝试在该 5V 电源上放置 TVS 钳位？ 这应该有助于从外部保护内部 ESD 单元。 TVS0500 是一种可能的选项。

此致、

Sean

尊敬的 Ari：

感谢您提供等效原理图。 如果我正确解释了这一点、则 GND1 和 VEE2 之间会发生交流短路。

“缺陷“表示栅极驱动器出厂时出现了问题。 鉴于布局位置和损坏之间的相关性、我不会在这里使用这个词、外部应力更可能是根本原因。

 是的、GND1 上的瞬态会导致更高的 I (VCC2)、正如我在上一篇文章中提到的那样。 在输入电源上有 100nF、这会提供很大帮助。 它是否放置在非常靠近引脚 1 和引脚 4 的位置？ 可能只需要优化此布局。 否则、TI 会销售额外的外部 TVS 器件、这些器件在提供内部 ESD 保护之前应该激活、这是我的损坏理论。

12V 输入的 dV/dt 是多少？ 要使边沿速率触发的 ESD 二极管导通、电源上的电压>5V/us。 获得这种边沿速率的唯一方法是使用电压更高的热插拔。 您可以尝试使用电源并将–12V 连接器连接到 GND1。 这会在高边沿速率下突然提高电源电压。 电源电压仍将低于 35V、但较快的边沿速率可能会损坏器件。

此致、

Sean

我认为输入电源上的 dV/dt 会导致 ESD 损坏、是一个很好的猜测。 为了防止电源上出现 dV/dt、您可以尝试将 100nF 电容器移至更靠近器件的位置。 在外部添加一个 TVS 器件也会保护内部电源 ESD 单元免受损坏。