请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：LM3880工具/软件：
我有两个电路在 pspice 中几乎完全相同、得到的结果却大不相同。 例如、在第二个电路中、Flag2 和 Flag1 几乎同时置为无效。 下面是网络列表：
电路 1：
*源 FPGA 序列发生器
X_U2 EN VCC3V3 Flag1 FLAG2 FLAG3 0 LM3880_TRANS 参数：seq_desg=1
+ time_desig=10m
R_R9 Flag1 VCC3V3 10k TC = 0、0
R_R10 FLAG2 VCC3V3 10k TC = 0、0
R_R11 FLAG3 VCC3V3 10k TC = 0、0
V_V9 EN 0
+pulse 0 3.3 10m 100u 100u 50m 150m
V_V10 VCC3V3 0 3.3
电路 2：
*源温度
X_U1 EN VCC3V3 Flag1 FLAG2 FLAG3 0 LM3880_TRANS 参数：seq_desg=1
+ time_desig=10m
V_V1 VCC3V3 0 3.3
V_V2 EN 0
+pulse 0 3.3 10m 100u 100u 50m 150m
R_R1 Flag1 VCC3V3 10k TC = 0、0
R_R2 FLAG2 VCC3V3 10k TC = 0、0
R_R3 FLAG3 VCC3V3 10k TC = 0、0
我似乎无法得到 LM3880 SPICE 模型进行精确仿真。 有什么建议吗？
