This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS7A24:TPS7A24 的非常规浪涌管理、用于保护 SN6505B 免受过高电压的影响

Guru**** 2465640 points
Other Parts Discussed in Thread: SN6505B, TPS7A24

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1550415/tps7a24-unconventional-inrush-management-of-a-tps7a24-protecting-a-sn6505b-from-excess-voltage

器件型号:TPS7A24
主题中讨论的其他器件:SN6505B

工具/软件:

团队、

我使用 TPS7A24 作为 SN6505B 的粗略前置稳压器进行设计。  我对 我的配置有几个问题、下面对配置进行了介绍、并在随附的图像中绘制了这些问题。  以下是基本规格:

  • 输入电压: 5V 至 6V、故障条件下可能会出现–1V 至+18V 之间的尖峰
  • 输出: 4.7V
  • 输出电容必须较大、~44uF
  • 输入电容必须很小、~4.7uF
  • 导通电流约为 50 –150mA
  • 浪涌电流必须尽可能低。
  • 只要 4.0V 到 5.5V 而 达到 SN6505B、SN6505B 和隔离侧 LDO 就很满意
  • TPS7A24 的主要用途是防止 SN6505B 出现过压。  TVS 只有足够小的容差才能实现这一点。
  • 如果输入电压低于 5V、即使 TPS7A24 处于压降状态、器件仍应跛行。  SN6505B 可以承受低至大约 4.3V 的输入。

我提出了解决浪涌电流问题的解决方案、但它执行了 TPS7A24 数据表中未明确说明的一些操作。  我认为这是使用 LDO 进行适当的低噪声电压调节之外的其他操作。

简而言之、我使用预充电电阻器 (R_PC) 旁路 TPS7A24、该电阻器可能约为 500 欧姆。  另一侧将有一个 5.1V 齐纳二极管 (D_Z)、用于在 TPS7A24 被禁用时控制电压。  TPS7A24 将由使能输入 (R_EN、C_EN) 上的 RC 电路禁用一段时间。  SN6505B 会在 TPS7A24 启用并调节电压后唤醒。

这将分三个阶段进行:

在第一级、TPS7A24 被禁用、而 SN6505B 被禁用(因此极轻的负载为 1 –5mA)。  预充电电阻器 (R_PC) 将正向电流传输到输出电容 (C_L)。  输出电容将充电至或高于 TPS7A24 的输出电压。  输出将介于输入电压和齐纳二极管强制的 5.1V 之间。

在第二级、TPS7A24 会启用、但 SN6505B 会被禁用((1 –5mA 负载)。  TPS7A24 通过充满电或过充的输出电容器唤醒、因此最初不会正向传导电流。  光负载缓慢消耗、并由预充电电阻器或 TPS7A24 补充。

在第三级、TPS7A24 和 SN6505B 都处于启用状态(因此大约有 50 的–150mA 负载)。  预充电电阻器 (R_PC) 仍然导通、但 TPS7A24 几乎始终处于导通状态。  我不怀疑电路在这一阶段的行为。

在此背景下、我对 TPS7A24 有了如下疑问、数据表中无法直接解释这些问题:

1.如果器件被关闭、TPS7A24 使能引脚是否会被其输入端的电容器损坏?  如果电容器仍然保持电压、但 TPS7A24 的输入被切断、该 EN 电压高于 TPS7A24 输入电压是否有害?  电容是否不会有害?  是否有可以做到这一点的参考设计?

 在我的系统中被禁用时、TPS7A24 输出是否为高阻抗?  TPS7A24 OUT 引脚上的电压绝不会高于 IN 引脚上的电压。

3.如果我用 C_FF 来进行浪涌控制,那么浪涌一开始会有什么行为?  根据我的理解、TPS7A24 将尝试尽快达到反馈引脚上的 1.24V、这将导致快速上升到 1.24V(基本上直接在 C_FF 上耦合 1.24V/R_2 的电流,就像短路一样)、从而快速为大输出电容充电。  这种充电会导致一些令人讨厌的浪涌!

4. TPS7A24 在压降条件下是否会执行任何奇怪的操作、只不过其作用类似于 0.1V-0.3V 的压降?

谢谢、

-杰克

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我发现这篇文章回答#1 非常明确: e2e.ti.com/.../tps7a24-en-signal-while-in-0v

    谢谢、

    -杰克

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    此外、我想知道将 EN 引脚靠近阈值会导致过多的电流消耗、这在 CMOS 器件中很常见。  我不希望出现这种情况、但这是值得知道的。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Jack、

    这是一种缓解过压保护应用中浪涌电流的巧妙方法!

    1.确认另一个 E2E 帖子、在 Vin 缺失的情况下将 ENABLE 拉高不应该有问题。 使能引脚上的绝对最大额定值为 20V、而不依赖于 Vin 电压。  

    2. TPS7A24 在禁用时输出为高阻抗

    TPS7A24 在启动期间具有非常快的压摆率。  虽然增加 Cff 有助于在某种程度上缓解这种情况、但请注意、它对 Cff 开始充电之前的初始瞬态没有帮助。  

    4.在压降中,您可能会看到静态电流增加。 某些规格(包括 PSRR 和瞬态响应)会有所下降。 除此之外、只要输入电压保持在 2.25V 下降 UVLO 阈值以上、器件就不应意外执行任何操作。  

    5. 如果使能引脚保持非常接近其阈值、则由于击穿、静态电流可能会略有增加。 不过、该阈值电压低于 LDO 本身的 UVLO 电压。  

    另一个注意事项-–1V 输入条件将超过 TPS7A24 的–0.3V 绝对最大负输入电压。 我建议在输入路径中添加一个串联二极管、或者在接地和 VIN 之间添加一个二极管来钳制负瞬态。  

    此致、

    Alex Davis

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Alex、

    感谢您的答复。  我很高兴、至少在理论上、使能引脚和高阻抗输出使我的方法成为可行的。

    关于#6:我不想串联肖特基二极管(使其在更低的电压下跛行)、但在我的情况下、似乎是可靠地防止超出 0.3V 绝对最大 V_OUT - V_IN 的唯一方法、尤其是在 输入电源短路的情况下(我的系统必须对此进行稳健处理)。  并联反向肖特基二极管必须非常大、才能处理这种负载突降 (对于任何小于 TO-263 的负载、保证 0.3V 下的 3A 是很高的阶数)。

    这带来了一个有趣的含义、因为肖特基二极管 在–1V 输入状态下仍会从输入中拉出一些反向电流。  PMEG3010ER 是我选择的二极管、在 50°C 下、反向电压为 1V 时、泄漏电流约为 400uA。  TPS7A24 输入保护/寄生导通晶体管反向二极管可以从输出端连接到那种电流的源极、还是需要在 GND 之间再添加一个肖特基二极管来为其提供电流?  数据表中显示了这种类型的配置 (TPS7A24 图 8-2)、但没有明确说明以这种方式提供的电流大小。  我想我可以放心地假设 TPS7A24 可以提供低于 0.3V 的电压、否则耗散的功率将非常低、以至于体二极管不会损坏。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Jack、

    反向漏电流的 400µA 不应损坏导通晶体管中的体二极管 — 我们通常建议将反向电流保持在额定输出电流的 5%以下、以防止损坏、并且不应仅通过 400µA 损坏 ESD 保护。  

    此致、

    Alex Davis