This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS4811-Q1:INP 引脚上的内部下拉电阻值。

Guru**** 2464950 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1549510/tps4811-q1-internal-pull-down-resistor-value-at-inp-pin

器件型号:TPS4811-Q1


工具/软件:

我使用 TPS4811 进行设计。 然后、我想知道 INP 引脚的内部下拉电阻值。 我设计将 3.3k Ω 作为上拉电阻器。 在这种情况下、当信号开路时、该 IC 是否由该上拉电阻器驱动?

此致、

Nakagawa

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    嗨、Nakagawa、

    INP 引脚驱动 FET 的栅极。 当 INP 引脚悬空时、INP 有一个内部下拉至 GND、来保持 PD 拉至 SRC。 因此、当 VCC(例如 5V)开启并且高于引脚被视为逻辑高电平的最小值时、该引脚开启。 如果 VCC 为低电平、则 INP 为低电平。  

    我将检查内部下拉值。

    谢谢、

    Rishika Patel  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好、Rishika、

    感谢您的合作。  遗憾的是、我无法将电路图采用此格式、但我的设计在 INP 上放置了 10k 电阻器作为上拉电阻器。 所以、我的图片是驱动外部 FET、栅极驱动、即使输入信号未连接到 INP 上也是如此。 然而,这个 IC 没有驱动,我不理解的原因。

    我有两个错误设计、

    1) 一种是在 10 引脚处使用 0.1uF、在“二极管“处使用旁路电容器、在本评估板电路图中使用 1000pF。  

    2) 接下来、P36 在此数据表中、图 9-18、CSCP 在 ISCP/CS-处放置 1nF。 我漏掉了、在 ISCP/GND 处放置 1nF。  

    我不知道为什么这些不起作用。 请告知我上述错误是否有理由不驾驶。

    此致、

    Nakagawa  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    另外、如果我们不使用远程温度检测功能、可以在二极管处断开吗? 或者、还有什么要补充的吗?

    此致、

    Nakagawa  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    嗨、Nakagawa、

    如果不想使用过热功能、请将二极管引脚接地。  

    我将查看原理图、然后返回给您。

    谢谢、

    Rishika Patel