This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS3851:TPS3851G33EDRBR

Guru**** 2480405 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1555914/tps3851-tps3851g33edrbr

器件型号:TPS3851


工具/软件:

您好的团队、

对于看门狗 IC 的 MR#引脚、我们有一个疑问。

                      

我们设计了 IC、如上所述。

我们的意见如下

1.我们在 SOFT_RESET#引脚上输出 1.8V 逻辑高电平、然后 WTD_MR#引脚将 0V 显示为逻辑低电平。

2.我们在 SOFT_RESET#引脚上使逻辑低电平为 0V、然后 WTD_MR#引脚变为 1.1V 逻辑高电平。 由于 MR#引脚有一个内部上拉电阻、这是一个意想不到的 MR#引脚值。

3.之后、我们移除 Q11、此时 WTD_MR#引脚也显示 1.1V 逻辑高电平。

4.当我们在 R222 上安装 10k 上拉电阻时、WTD_MR#引脚仅显示 4.6V 逻辑高电平值。

为什么这个 MR#引脚显示这个 1.1V 逻辑高电平状态? 请说明这种奇怪行为背后的原因。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、

    MR 不会直接上拉至 VDD、因此 1.1V 也不是意外情况。 数据表未指定引脚的上拉电压、但将高于 0.8V 的最小高电平输入电压。

    -亨利

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好感谢您的答复。

    我想问一下、如果对 VDD 电压施加外部上拉电阻、是否会有任何问题?“

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    只要不超过器件的最大额定值、我就不会期望它会导致任何问题。

    -亨利