[参考译文] HD3SS3220：USB 端口处于 UFP 模式时的 ID 引脚状态

尊敬的 Sneha：

我们建议使用 200k Ω 电阻将 ID 引脚上拉至 VDD。

对于 UFP 应用、我们建议使用 VBUS_DET 引脚而非 ID 引脚进行器件连接。 仅当检测到连接、同时设置为 DFP 或配置为 DRP 中的供电方时、ID 引脚才应拉低。 在 UFP 设置中、VBUS_DET 引脚用于确定何时与 DFP 主机建立连接、并在 CC 协商过程中监测来自 DFP 的 VBUS。

如果您有任何其他问题、敬请告知。

谢谢、

Ryan

您好、Ryan、

您能否确认 ID 引脚所需的最小上拉电阻？

此外、它是一个开漏输出 、我们无法 将其上拉至 1.8V、这样是否正常工作。

谢谢、

Sneha

尊敬的 Sneha：

我们建议使用 200k Ω、但可以使用较低的值：

另外、  这是一个开漏输出、我们不能将其拉至 1.8V、这样可以吗？

是的、这样可以正常工作、因为您使用的器件读取 1.8V 为高电平、我看不到任何问题。

同样、对于 UFP 应用、最好使用 VBUS_DET 来检测 VBUS、而 ID 引脚在设置为 UFP 时没有功能。

谢谢、

Ryan

谢谢 Ryan、

我们想了解 ID 引脚在 DFP 模式下的功能。 在我们的系统中,我们有一个负载开关,使外设的电源（例如:鼠标,笔式驱动器）,开关的启用从控制器驱动基于 ID 引脚状态。 当我们测量 ID 引脚的电压时、它始终低于 0.4V（在 UFP 和 DFP 模式下）、因此我们无法区分 UFP 和 DFP（数据表显示在 DFP 模式下 ID 引脚变为低电平、因此我们正在监控控制器的逻辑低电平、但即使在 UFP 模式下、ID 引脚也会因电压电平而被解释为逻辑低电平）。 您能否建议可以进行哪些更改以实现这一目标？

我们的要求如下

1.当我们的板是设备 (UFP) 时、ID 引脚应保持高电平、外部设备为我们的板供电

2.当我们的主板是主机 (DFP) 时,ID 引脚应该会变低,因为我们启用负载开关,为连接的外设（如鼠标，笔式驱动器等）供电

在情况 1 中、由于负载开关变为多驱动、因此不应启用该开关。 只有在 ID 引脚变为低电平时才应启用它

尊敬的 Sneha：

[引述 userid=“647276" url="“ url="~“~/support/power-management-group/power-management/f/power-management-forum/1547601/hd3ss3220-id-pin-status-when-usb-port-is-in-ufp-mode/5973015

1.当我们的板是设备 (UFP) 时、ID 引脚应保持高电平、外部设备为我们的板供电

2.当我们的主板是主机 (DFP) 时,ID 引脚应该会变低,因为我们启用负载开关,为连接的外设（如鼠标，笔式驱动器等）供电

在情况 1 中、由于负载开关变为多驱动、因此不应启用该开关。 只有在 ID 引脚变为低电平时才应启用它

[/报价]

这是合理的、HD3SS3220 应能够支持这一功能。

当设置为 UFP 时、无论是否存在连接、ID 引脚始终应为高电平。

当设置为 DFP 时、如果没有连接、ID 引脚将为高电平。 然后、一旦与 UFP 设备建立连接、ID 引脚将被拉低、以指示应发送 VBUS。

没有连接时、ID 引脚是否为高电平？ 还是仍然下拉至这个.4V 范围？ 您是否在使用 I2C 模式、或手动将器件设置为 UFP/DFP/DRP？

您是否可以发送原理图供我查看？

谢谢、

Ryan

您好、Ryan、

随附了原理图以供您审阅。  

即使没有连接、ID 引脚也会下拉至 0.4V。 我们在设计中将 PORT 引脚悬空、以便支持 DRP 模式。 我们不使用 I2C 来设置器件模式。  

e2e.ti.com/.../USB_5F00_Connector_5F00_TI_5F00_Forum.pdf

尊敬的 Sneha：

如果您将 HD3SS3220 专门设置为 DFP 模式、会有什么变化吗？ 我想看看从 DRP 更改为其他模式之一是否会产生任何影响。

您是否能够尝试使用不同的电压来上拉 ID？ 同样、我认为它应该仍然可以在 1.8V 下工作、但我想看看它是否有任何影响。

您是否可以进入和使用 I2C、或者严格来说是 GPIO 模式？

CC 引脚上的电压是多少？

谢谢、

Ryan

您好、Ryan、

我们没有更改上拉电压的选项、因为这将是 1.8V IO 逻辑的 SOM。

此外、目前未建立 I2C、因此我们也无法对此进行测试。

我已经连接了当电缆在另一端保持未连接状态时的 CC 引脚电压波形 我们看到一个在 0V 至 5V 之间变化的脉冲波形。

我们能否将 ID 引脚上的上拉电阻更改为 10K、是否严格建议使用 200K、降低电阻值是否会导致器件工作出现任何问题？

尊敬的 Sneha：

CC 引脚似乎正在为 DRP 正确切换、因此我没有看到任何问题。 如果可能、我想在建立连接时查看这些引脚上的电压、然后查看状态。 如果您还可以捕获 VBUS 和 ID 引脚、这也有助于加深理解。

我们能否将 ID 引脚上的上拉电阻更改为 10K、是否严格建议使用 200K、降低电阻值是否会导致器件工作出现任何问题？

ID 引脚是开漏输出、因此 10k Ω 应该没问题。 我们建议使用 200K、因为在检测到 DFP 连接时、10K Ω 电阻可能会导致将信号下拉至足够低的电压问题。

谢谢、

Ryan

您好、Ryan、

我们测试了 ID 引脚、10kΩ 上拉至 SOM 的 1.8V I/O 逻辑、在这种情况下、状态读为高电平。

使用 10kΩ 上拉时观察到的结果如下：

1. DFP 模式： 当系统连接到外设（例如：鼠标）时、ID 引脚在 84mV I/O 逻辑下读为低电平。

2. UFP 模式： 当系统连接到主机（笔记本电脑）时、ID 引脚在 1.47V I/O 逻辑下读为高电平。

您能否确认是否可以接受将上拉电阻从 200kΩ 更改为 10kΩ。 我还附上了 在 UFP 模式下捕获的波形以供参考。

谢谢 Ryan、

我们目前正在高速模式下进行测试、没有发现任何问题。

此配置是否可能导致 SuperSpeed 模式下出现任何问题？

此致、

Sneha